PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-211656

(43) Date of publication of application: 17.09.1991

(51)Int.Cl.

G06F 15/16 G06F 12/06

(21)Application number: 01-338040

(71)Applicant: TEXAS INSTR INC <TI>

(22)Date of filing:

26.12.1989

(72)Inventor: KEITH BALMER

NICHOLAS K ING-SIMMONS

GUTTAG KARL M GOVE ROBERT J

(30)Priority

Priority number: 89 435591


Priority date: 17.11.1989

Priority country: US

(54) MULTIPROCESSOR SYSTEM USING CROSSBAR LINK OF PROCESSOR AND MEMORY AND OPERATING METHOD THEREFOR

(57)Abstract:

PURPOSE: To mutually connect all processors to any memory by all constitution by providing a multi-link multi-bus crossbar switch between the respective processors and the respective memories. CONSTITUTION: This system is provided with the processors 100-103 capable of controlling many different processes by an instruction set supplied from the memory 10, the memory 10, a switch matrix 20 connected to the memory 10 and connected to the processors 100-103 and further, a master processor 12 and an MIMD(multiplex instruction multiplex data mode) communication/synchronization network 40 for selectively and simultaneously enabling the switch matrix 20 by a processor cycle unit base, mutually connecting one processor and one memory and transferring the instruction set from a memory space and data from the other memory space. Thus, the different processors simultaneously and parallelly execute different tasks.



(19) 日本国特許庁 (JP)

(12) 特 許公 藝(B2)

(11)特許番号

特許第3026984号 (P3026984)

(45)発行日 平成12年3月27日(2000.3.27)

(24)登録日 平成12年1月28日(2000.1.28)

(51) Int.Cl.7

鍵別記号

FΙ

G06F 15/173 12/06

540

G06F 15/173

F

12/06

540A

請求項の数6(全85頁)

(21)出願番号

(22)出顧日

(85)公開番号

審査請求日

(31)優先権主張番号

(33) 優先權主張国

(43)公開日

(32) 優先日

特顯平1-338040

特開平3-211656

435591

米国 (US)

平成1年12月26日(1989.12.26)

平成3年9月17日(1991.9.17)

平成8年12月25日(1996, 12, 25)

平成1年11月17日(1989, 11.17)

(73)特許権者 999999999

テキサス インスツルメンツ インコー

ポレイテッド

アメリカ合衆国 テキサス州 ダラス

ノース セントラル エクスプレスウェ

イ 13500

(72)発明者 キース パルマー

英国 MK40 38A ペッドフォード

ソールカム クローズ 6

(72)発明者 ニコラス ケイ イングシモンズ

英国 MK43 7SS オークリー ペ

ッドフォード リンクロフト 74

(74)代理人 999999999

> 弁理士 中村 稔 (外7名)

石井 茂和 審査官

最終頁に続く

(54)【発明の名称】 マルチプロセッサシステム

1

(57)【特許請求の範囲】

【請求項1】マルチプロセッサシステムにおいて、 複数のn個のプロセッサと、複数のm個のメモリと、ス イッチマトリックスとを備え、

前記メモリの各々は、前記複数のm個のメモリ全てを含 む統一メモリ空間内の固有のアドレスの集合を有してお り、ここでmはnよりも大であり、前記プロセッサの各 々は、前記統一メモリ空間内のアドレスを生成し、そし て、多数の異なるプロセスを制御するために前記メモリ の少なくとも1個から与えられる命令セットによって動 10 作可能であり、前記m個のメモリの各々の固有のアドレ スの集合は、前記m個のメモリの他の前記固有のアドレ スの集合とは別個で異なっており、前記m個のメモリの 各々の前記固有のアドレス指定可能なメモリ空間は、前 記n個のプロセッサの前記所定範囲のアドレス内であ

り、

前記スイッチマトリックスは前記メモリ及び前記プロセ ッサに接続され、スイッチマトリックスを介してアドレ ス及びデータの両方を前記プロセッサから前記メモリに 選択的に送るようになっており、第1のリンクのセット と、第2のリンクのセットと、複数の叉点とを含み、 前記第1のリンクの各々は対応するメモリに接続され、 前記第2のリンクの各々は対応するプロセッサに接続さ ħ.

前記複数の叉点は前記第1のリンクと前記第2のリンク との間の交点に配置され、叉点の各々は、前記対応する プロセッサによって生成されたアドレスに対して前記第 2のリンクを介して応答して、個々にサイクル単位ペー スに動作して、前記第1のリンク及び前記第2のリンク を接続し、それによって、もし、前記アドレスが、前記

対応するメモリに割り当てられた前記固有のアドレスの 集合の範囲内にあるならば、プロセッサにそのメモリへ のアクセスを認め、1個よりも多数のプロセッサが、前 記対応するメモリの固有のアドレスの集合の範囲内のア ドレスを生成する場合には、第1のリンクの各々に接続 された前記叉点は共に通信して、優先順位を決定し、そ れによって、最後に前記メモリへのアクセスが成功した プロセッサが一番低い優先順位を割り当てられ、それに よって、前記n個のプロセッサの各々は、サイクルの各 々で、前記m個のメモリ内の異なるメモリに同時にアク 10 に含み、 セス可能であるマルチプロセッサシステム。

【請求項2】前記n個のプロセッサの各々は、第1のデータポート及び第2のデータポートを含み、

前記複数のm個のメモリは、前記n個のプロセッサの各々に対応するメモリの所定のセットから構成され、

前記n個のプロセッサの各々の前記第1のデータポートに接続された前記第2のリンクは、前記m個のメモリの各々に接続された叉点に接続され、それによって、前記n個のプロセッサの各々の前記第1のデータポートは前記m個のメモリの各々にアクセス可能であり、

前記 n 個のプロセッサの各々の前記第2のデータポートに接続された前記第2のリンクは、そのプロセッサに対応するメモリの前記所定のセットに接続された叉点にのみ接続され、それによって、前記 n 個のプロセッサの各々の前記第2のデータポートは、対応するメモリの前記所定のセットにのみアクセス可能である請求項1に記載のマルチプロセッサシステム。

【請求項3】前記n個のプロセッサの各々は命令ポート を更に含み、

前記複数のm個のメモリは、前記n個のプロセッサの各々に対応するメモリの所定のセットから構成され、メモリの前記所定のセットの各々は、前記対応するプロセッサのための命令メモリを含み、

SIMD/MIMDモードレジスタは前記スイッチマトリックス に接続され、単一命令複数データ (SIMD) モードもしく は複数命令複数データ (MIMD) モードのどちらかの指示をそこに記憶し、

前記スイッチマトリックスは、前記プロセッサの数と等 しい数の複数の隣接する部分を有する第3のリンクと、 前記第3のリンクの隣接する部分間に配置された複数の 40 バッファとを更に含み、

前記第3のリンクの各々の部分は、対応するプロセッサ の前記命令ポートに接続されており、

前記複数のバッファは、単一命令複数データ (SIMD) モードの場合には、前記第3のリンクの前記隣接する部分を接続し、複数命令複数データ (MIMD) モードの場合には、前記第3のリンクの前記隣接する部分を隔離し、

前記複数の叉点は、(1) 第1のプロセッサの前記命令 ポートに接続された前記第3のリンクの前記部分と前記 第1のプロセッサに対応する第1の命令メモリに接続さ 50 れた第1のリンクとの交点に配置された第1の叉点と、

(2)前記第1のプロセッサ以外のプロセッサの前記命令ポートに接続された前記第3のリンクの前記部分と前記対応する命令メモリに接続された前記第1のリンクとの交点に配置された第2の叉点のセットと、(3)前記第1のプロセッサに対応する前記命令メモリ以外の前記命令メモリに接続された前記第1のリンクと前記複数のプロセッサの前記データポートに接続された前記第2のリンクとの交点に配置された第3の叉点のセットとを更に含み

前記第1の叉点は、接続を可能にするように常にイネー ブルにされ、

前記第2の叉点は、単一命令複数データ (SIMD) モードで動作する場合には、接続を禁止するようにディスエーブルにされ、複数命令複数データ (MIMD) モードで動作する場合には、接続を可能にするようにイネーブルにされ、

前記第3の叉点のセットは、複数命令複数データ (MIM D) モードで動作する場合には、接続を禁止するように 20 ディスエーブルにされ、単一命令複数データ (SIMD) モードで動作する場合には、接続を可能にするようにイネーブルにされ、

それによって、前記単一命令複数データ(SIMD)モードでは、前記プロセッサの各々の前記命令ポートは前記第1の命令メモリに接続され、前記複数命令複数データ(MIMD)モードでは、前記プロセッサの各々の前記命令ポートは前記対応する命令メモリに接続される請求項1に記載のマルチプロセッサシステム。

【請求項4】前記マルチプロセッサシステムは、

前記マルチプロセッサシステムに対して外部にある装置への接続に適合する外部アドレス/データポートど、前記m個のメモリにアクセスするための前記スイッチマトリックスに接続され、また、前記外部アドレス/データポートに接続された転送プロセッサとを更に備えており、

前記転送プロセッサは、前記n個のプロセッサによってアクセスされていない前記m個のメモリの内の1つに、前記n個のプロセッサによるアクセスを妨害することなく同時にアクセス可能であり、前記転送プロセッサは、前記スイッチマトリックス及び前記外部アドレス/データポートを介して、前記m個のメモリと前記マルチプロセッサシステムに対して外部にある装置との間でデータを伝送し、前記マルチプロセッサシステムに対して外部にある前記装置は前記スイッチマトリックスに直接には接続されない請求項3に記載のマルチプロセッサシステム。

【請求項5】各々のプロセッサは、

次の命令のアドレスを記憶しているプログラムカウンタ と、

0 前記プログラムカウンタに接続されたキャッシュ制御ロ

ジックとを更に含み、

前記キャッシュ制御ロジックは、

前記プログラムカウンタに記憶されたアドレスに対応する命令が前記対応する命令メモリに記憶されているかど うかを決定し、

前記SIMD/MIMDレジスタが複数命令複数データ (MIMD) モードを示す場合に、もし、前記プログラムカウンタに 記憶されているアドレスに対応する命令が前記対応する 命令メモリに記憶されているならば、前記スイッチマト リックスを介して前記対応する命令メモリにアクセスし 10 て、命令を呼び出し、

前記SIMD/MIMDレジスタが複数命令複数データ (MIMD) モードを示す場合に、もし、前記プログラムカウンタに 配憶されているアドレスに対応する命令が前記対応する命令メモリに配憶されていないならば、前記プログラム カウンタに配憶されているアドレスに対応する命令を前 記外部メモリに前記転送コントローラを介して要求し、前記SIMD/MIMDレジスタが単一命令複数データ (SIMD) モードを示す場合には、前記第1のプロセッサ以外のプロセッサの各々の前記キャッシュ制御ロジックはディス 20 エーブルにされる請求項4に記載のマルチプロセッサシステム。

前記n個のプロセッサの各々は、前記プロセッサの固有の識別子を記憶している複数の読み出し専用ビットを備える識別レジスタを有し、前記固有の識別子は、メモリの前記対応するセットの前記対応する基底アドレスに関連する請求項1に記載のマルチプロセッサシステム。

【発明の詳細な説明】

[産業上の利用分野]

この発明はマルチプロセッサシステム(多重処理システム)に関し、特に複数個のプロセッサと多数の異なるメモリアドレス空間とを相互接続することが可能なマルチプロセッサシステム及びその使用方法に関する。

[従来の技術]

コンピュータやプロセッサの世界では演算能力をより 大きくし、演算速度を高めることが間断なく求められて おり、このような状況においては複数個のプロセッサを 組み合わせて互いに並列動作させることができるシステ ムが必要となる。

画像を生じさせてデータに対する各種の操作を行い、画像表示されたデータ及び記憶データの表示を制御する画像処理システムはどうしても大量の演算と記憶を必要とするが、このような画像処理システムは、異なるプロセッサが異なるタスクを同時並行的に実行する多重処理の適用対象の第1の候補である。この場合、プロセッサ

は、全部が同じ命令により動作するがデータは各種のソースから取り込む単一命令多重データ(SIMD)モードで同時動作させることもできるし、各プロセッサが異なる命令セットにより異なるソースからのデータを処理する多重命令多重データ(MIMD)モードで同時動作させることもできる。しかし、異なる動作モードについてはそれぞれ異なる構成が必要となる。

[発明が解決しようとする課題]

そこで、この技術分野においては、マルチメモリを備えたマルチプロセッサを取り扱うシステムにあって、それらのプロセッサがいくつかの異なる命令セットを処理している時であっても1つまたは2つ以上のプロセッサがマルチメモリのすべてのメモリより得られるアドレス空間を同時に使用することができるようなシステムが求められている。

さらに、SIMDモードでもMIMDモードでも相互に切り換えて使用可能とするスイッチを具備した構成の多重処理システムないしはマルチプロセッサシステムが求められている。

後述のこの発明の一実施例のところに記載されている 画像処理装置のような複雑なシステムにおける尨大な相 互接続の問題を解決する1つの方法は、プロセッサ全体 をそっくり単一デバイスとして構成することである。こ れは概念的には簡単に達成することができるように見え るかもしれないが、実際には問題はかなり込み入ってい る。

まず第一に、情報の効率的な移動ということを充分考慮に入れると共にシリコンチップの貴重なスペースを節約したアーキテクチャが創出されなければならない。そのアーキテクチャは、いったん作り上げると、異なるアプリケーションが生じる毎それに合わせて変更、改変することは容易にはできないので、非常に高度のフレキシビリティが確保されるようにしなければならない。次に、このようなシステムの処理能力は大きなものになるから、チップに対する情報の出し入れにおいてもかなり高いバンド幅が必要となる。それはチップ1個に固着し得るリード線数が物理的に限定されるためである。

また、イメージプロセッサのようなパラレルプロセッサシステムは、広範にわたり且つ絶えず変化する使用基準を満足するに足る充分なシステムの柔軟性を確保しつつ全体をそっくり単一のシリコンチップ上に形成するような設計が望まれる。

さらに、SIMDやMIMDのような種々のモードの動作に容易に適合させ得ると共に、チップ内外間の効率的なデータのやりとりにも適合させ得るようなプロセッサーメモリインターフェースを有するシングルチップ型のパラレルプロセッサを構築することが望まれる。

[課題を解決するための手段]

セッサが異なるタスクを同時並行的に実行する多重処理 この発明によれば、これらの問題は、画像処理及び図の適用対象の第1の候補である。この場合、プロセッサ 50 形 (グラフィックス) 処理を扱う多重処理システムを設

計するに際し、すべてのプロセッサをどのメモリとでもあらゆる構成により相互接続してそれらの間でデータをやりとりさせることのできるクロスバスイッチを案出し、このシステムでn個のパラレルプロセッサをm個(ただしm>n)のメモリに接続し得るようにしたことにより解決される。

この発明によれば、高度の柔軟性、融通性を持つシングルチップ型イメージプロセッサの製作に付随する特有の問題点が個々のプロセッサと個々のメモリとの間にマルチリンク・マルチバスクロスパスイッチを設けるというアーキテクチャにより解決され、このアーキテクチャが高密度スイッチの設計と相俟って、すべてのプロセッサのすべてのメモリに対するフルアクセスを可能とする。このクラスバスイッチは、それぞれ異なる機能に用いられる長さの異なるリンクを具備して構成され、これによってスペースの節約を図ると共に、なおかつ高度の使用上のフレキシビリティを確保し得るようになっている。

この発明の一実施例においては、転送プロセッサはオンチップ/オフチップのデータのやりとりを制御すべく動作させる一方、マスタープロセッサを共通メモリとのデータのやりとりを制御するのに使用する。動作原理としては、すべてのプロセッサが複数個の中のどのメモリにもアクセスすることができる一方で、一部のメモリはもっぱら個々のプロセッサ用の命令を扱うために使用されるようになっている。

この発明のマルチプロセッサシステムは、メモリソースから供給される命令セットにより各々動作して1つまたは2つ以上の各々一意のアドレス指定可能空間を有するアドレス指定可能メモリに対するデータの入出移動に 30 依拠する多数の異なるプロセスを制御することが可能な n 個のプロセッサによって動作し、且つこのマルチプロセッサは上記メモリに接続され且つ上記プロセッサに接続されたスイッチマトリクスを有し、このスイッチマトリクスをブロセッササイクル単位ベースで選択的にかつ同時にイネーブル (動作可能) 化して上記のいずれかのプロセッサといずれかのメモリとを相互接続し、上記メモリとこれに接続された上記プロセッサとの間で1つまたは2つ以上のアドレス指定可能メモリ空間からの命令セット及びそれ以外のアドレス指定可能メモリ空間から 40 のデータをやりとりさせるようになっている。

〔実施例〕

この発明の実施例のシステムのオペレーションについて説明する前に、まず第5図及び第6図に示すような従来技術における並列処理システムについて説明しておく。

第5図は、単一のメモリ55をアクセスするプロセッサ 50~53を具備したシステムを示す。図示のシステムは一 般にシェアドメモリ(共用メモリ)システムと呼ばれる もので、すべてのパラレルプロセッサ50~53が同じメモ 50 リ55に対してデータを共有的に出し入れする。

第6図は従来技術によるもう1つの並列処理システムの例を示し、このシステムではプロセッサ60~63に対してメモリ65~68が一対一の関係で分散的に配設されている。この分散メモリ型のシステムでは、複数個の各プロセッサが各々のメモリを並列にアクセスするので、動作時プロセッサ間のメモリ競合は起こらない。第5図及び第6図に示すようなシステムオペレーションの構成は、以下にも説明するように、ある特定の形態の課題を扱うのに適しており、それぞれそのような特定形態の課題に合わせて最適化されている。そして、従来は共用型あるいは分散型のいずれかになるようにシステムを作るという傾向があった。

これに対し、最近では処理要求がより複雑化しかつ動作速度の重要度が増すにつれて、共用メモリモードで実行するのが最適のオペレーション、また分散メモリモードで実行するのが最も良いものを含めて広範にわたるオペレーションを取り扱い得る能力がこの種のシステムにとって重要になってきた。この発明によれば、第1図及び第2図に示すような構成によってシステムが共用メモリモードでも分散メモリモードでも並列処理動作を行うことができるようにすることにより上記の能力を具備したシステムが達成される。また、これらのどのモードにおいても、SIMDやMIMDのような各種の処理方式が実行可能である。以下、この発明を実施例によりさらに詳細に説明する。

マルチプロセッサとメモリの相互接続

第1図に示すように、この発明のマルチプロセッサシステムはパラレルプロセッサ(並列プロセッサ)100~103及びマスタープロセッサ12を有し、これらのプロセッサはクロスバスイッチと呼ばれるサイクルレートローカル接続網のスイッチマトリクス20を介して一連のメモリ10に接続されている。以下に明らかにするように、このクロスパスイッチは、各特定のオペレーションのために必要となる都度、分散メモリ構成と共用メモリ構成とを色々に組み合わせることができるようサイクル単位ベースで動作してこれら複数個のプロセッサと複数個のメモリを様々に組み合わせる。また、一部のプロセッサがある特定のメモリを対象に互いに共用モードで動作するということも可能であるが、これについても以下に説明する。

第2図に示すこの発明のマルチプロセッサシステムでは、4つのパラレルプロセッサ100,101,102,103がスイッチマトリクス20を介してメモリ10に接続されており、スイッチマトリクス20はこの場合分散バスとして描かれている。また、転送プロセッサ(TP)11及びマスタープロセッサ(MP)12もクロスバスイッチ20を介してメモリ10に接続されている。マスタープロセッサ12はバス171及び172を介してそれぞれデータキャッシュメモリ13及

.

び命令キャッシュメモリ14に接続されている。パラレル プロセッサ100乃至103は、以下に説明するように、これ らのプロセッサ同士並びにマスタープロセッサ12及び転 送プロセッサ11との間で通信する(信号をやりとりす る)ことができるよう通信バス40を介して相互に接続さ れている。転送プロセッサ11はパス21を介して外部メモ リ15と通信することができる。

また、第2図において、フレームコントローラ170は バス110を介して転送プロセッサ11と通信する。フレー ムコントローラ170は、以下に説明するように、画像入 出力部または手段を制御するのに用いられる。画像入力 部としては、例えば、ビデオカメラがあり、出力部は例 えばデータディスプレイである。画像入出力は、その他 如何なる手段でも使用可能であるが、その方法について は追ってより詳しく説明する。

このようにクロスパスイッチ20を分散型にすると通信 ボトルネックを軽減するのに役立ち、システム各部間に おける通信の流れを容易にすることができる。このクロ スパスイッチはプロセッサ及びメモリと共に単一チップ 上に集積回路化されており、これによってもシステムの 各索子間の信号伝送、通信をさらに改善することができ

また、チップ上の回路形成、集積化は数層にわたって 行われるので、スイッチマトリクスの素子も相異なるい くつかの層に分かれる場合があるということも重要であ る。クロスパスイッチを図示する場合、縦横の線によっ てマトリクス状に描かれるが、実際はこれらの線は互い に空間的に隔てられて全部同一方向に配設されているに 過ぎないこともある。従って、スイッチマトリクスのリ ンクについて言う場合、縦線及び横線という用語は互換 30 的に使用可能であり、同じ平面あるいは異なる平面内で 互いに空間的に隔てられた線を指すものとする。

ところで、この発明のマルチプロセッサシステムは多 種類のモードで動作することができ、その1つは単一の 命令ストリームが2つ以上のパラレルプロセッサに供給 され、各プロセッサは同じメモリまたは異なるメモリに アクセスしてデータに対する処理を実行することができ る単一命令多重データ(SIMD)モードである。もう1つ は多重命令多重データ (MIMD) モードであり、このモー ドでは複数のプロセッサが通常異なるメモリから供給さ 40 れる複数の命令に従って動作し、同じメモリまたは異な るメモリデータバンクからのデータを処理する。この発 明のマルチプロセッサシステムが動作可能なモードはこ れらの2つの動作モード以外にも沢山あり、迫って明ら かとなるように、このシステムは必要に応じて周期的に 動作モードを切り換えて異なる命令ストリームの異なる アルゴリズムを処理することも容易である。

第1図に戻って、マスタープロセッサ12はクロスバス イッチ20を介してメモリ10に接続されている。やはりク

21を介して外部メモリ15に接続されている。また、メモ リ10にはいくつかの独立メモリ及び後述する如くプロセ ッサ相互接続バス(通信バス)40との関連において用い られるパラメータメモリが設けられている。第2図には パラメータメモリは1つしか示されていないが、実際に はこれは各プロセッサ毎に1つずつ複数個のRAM (ラン ダムアクセスメモリ)で構成してもよく、そうすること によって通信、信号伝送の効率をより高めることができ る共に、複数個のプロセッサがこれらのRAMに対して同 時に通信することが可能となる。

第4図は第1図及び第2図をより詳細に示すもので、 図示のように、4つのパラレルプロセッサ100~103は通 信バス40により相互に接続されると共にクロスバスイッ チマトリクス20によってメモリ10にも接続されている。 このクロスパスイッチの各叉点は左下角の0-0を起点 とする座標により称呼される。この場合、最初の数字は 縦列の番号(横座標)を表す。従って、左下角の叉点が 0-0であるから、同じ最下行のそのすぐ右隣の叉点は 1-0となる。例えば叉点1-5等、各叉点は後出の第 19図に詳細に示すような構成を有する。第4図におい て、パラレルプロセッサ103等の各パラレルプロセッサ はグローバルデータ接続部(G)、ローカルデータ接続 部(L)及び命令接続部(I)を有する。これらの接続 部はそれぞれ異なる目的に用いられるが、これについて は以下に詳細に説明する。簡単には、例えばグローバル 接続部はプロセッサ103をメモリ10の中のどのメモリに でも接続可能とするためのもので、それらのメモリから データを取り込むのに用いることができる。

これらの各パラレルプロセッサのローカルメモリポー トは、それぞれ、各プロセッサの対向位置にある縦方向 または縦列スイッチマトリクスリンクに対応するメモリ のみをアドレス指定することができる。即ち、パラレル プロセッサ103の場合は、クロスパスイッチマトリクス2 0の縦リンク0,1及び2を使ってメモリ10-16,10-15及 び10-14をアクセスし、MIMDモードにおけるデータ転送 を行うことができる。さらに、MIMDモードの時、メモリ 10-13はプロセッサ103に命令ストリームを供給する。 追って説明するようにSIMDモードにおいてはプロセッサ 用の命令はすべてメモリ10-1より供給される。そのた め、命令メモリ10-13はデータ用として使用可能であ る。その場合、クロスパスイッチマトリクス20は縦リン ク 4を介してローカルメモリポートよりアクセスするこ とができるよう構成し直すが、そのやり方については後 述する。

第4図に示すように、パラレルプロセッサ100~103は 各々色々なメモリにアクセスすることができるよう特定 のグローバルバスと特定のローカルバスを有している。 即ち、パラレルプロセッサ100はクロスパスイッチマト リクス20の横リンク2よりなるグローバルバスを有し、 ロスパスイッチ20に接続された転送プロセッサ11はパス 50 パラレルプロセッサ101はスイッチマトリクス20の横り

ンク3よりなるグローバルバスを有する。また、パラレルプロセッサ102及び103はそれぞれスイッチマトリクス20の横リンク4及び5よりなるグローバルバスを有する。

各パラレルプロセッサに接続されたローカルバスは全部でスイッチマトリクス20の横リンク6を共用する。ただし、この横リンク6は、図示の如く、3つのスリーステートバッファ404,405及び406により4つの部分に分けられている。これによって横リンク6は各プロセッサの各ローカル入力部が異なるメモリをアクセスすることができるよう効果的に分離される。この構成はシリコンチップ上のレイアウト面積をより効率的に利用するために案出されたものである。上記バッファはこれにより分割される複数個の部分を後述の如く必要に応じて1つに接続し、プロセッサ間でのデータの共通伝送を可能にする。この構成によれば、メモリ10-0,10-2,10-3及び10-4からのデータをパラレルプロセッサ100~103のどれにでも伝送することができる。

マルチプロセッサシステムがMIMDモードで動作している時は、パラレルプロセッサの命令ポート、例えばプロセッサ103の命令ポートは叉点4-7を介して命令メモリ10-13に接続される。このモードでは、叉点4-2,4-3,4-4,4-5及び4-6は4-1共々ディスエーブル(動作不能)化される。またMIMDモードにおいて叉点4-0は動的作動性の叉点であり、これによって転送プロセッサも必要に応じて命令メモリ10-13にアクセスすることができる。これと同じ手法の動作が叉点9-7(プロセッサ102)及び叉点14-7(プロセッサ101)についても可能である。

このマルチプロセッサシステムがSIMDモードで動作中は、叉点4-7はイナクティブ(非動作)状態であるが、叉点4-2~4-6はアクティブ(動作状態)化可能であり、これによってメモリ10-13のデータはクロスバスイッチマトリクス20の縦リンク4を介して全部のパラレルプロセッサ100~103が利用可能になる。同時に、SIMDモードでは、バッファ401、402、及び403がアクティブ化され、これによって命令メモリ10-1は、プロセッサ100~103の全部が各々の命令入力ポートを介してアクセスすることができる。例えば、バッファ401がアクティブ化され、バッフ402及び403はイナクティブであるとすると、プロセッサ100及び101は命令メモリ10-1を共用してSIMDモードで動作することができる一方、プロセッサ102及び103はこれとは独立にメモリ10-13及び10-9の命令をMIMDモードで実行する。

叉点18-0,13-0,8-0及び3-0は転送プロセッサ11をいずれかのパラレルプロセッサの命令入力ポートに接続可能とするためのもので、この接続は例えばキャッシュミスが生じたような場合に転送プロセッサがこれらのパラレルプロセッサにアクセスすることができるようにする等、いろいろな目的に利用可能である。

第7図はメモリ55及び55Aに関しては共用モード(前出、第5図)で動作し、メモリ65~68に関しては分散モード(前出、第6図)で動作するパラレルプロセッサ100~103のオペレーションの構成概念を示す。図示のようなパラレルプロセッサのフレキシブルな接続構成を達成する具体的方法を以下に説明するが、これは以下の説明からも明らかなように、複数個のリンクを具備したクロスパスイッチマトリクス20の動作に基づくものであって、このスイッチマトリクスはそれらのリンクが叉点で個々に作動して所望の様々な接続構成をもたらすようになっている。

12

クロスバスイッチの動作説明に入る前に第3図に示す ようなもう1つのシステム構成について考察しておく方 が良いと考えられる。図示の構成にあっては、バス34を 各々第1図及び第2図で説明したような構成を有する一 連のプロセッサ30~32と接続された状態に設定すること ができる。図示の外部メモリ35は、第1図、第2図のメ モリ15と同様単一メモリよりなる。もちろん、この外部 メモリはシステムに対しローカル配設されたもの及びリ モート配設されたものを含め、一連の複数個の個別メモ リで構成してもよい。第3図の構成は、何種類ものプロ セッサをそれらのすべてのプロセッサが統合されたアド レス指定能力を有する単一のグローバルメモリ空間にア クセスするものとして本願におけるイメージシステムプ ロセッサ [(ISP)] と共に1つに統合するのに用いる ことができる。また、この構成は、すべてのパラレルプ ロセッサが各々独自のオペレーションを実行している間 に信号をやりとりし合うことができ且つ秩序を保つこと ができるようにバス34を介してメモリアクセスする統合 コンテンション型構成とすることもできる。ホストプロ セッサ33は複数のプロセッサ30~32の間の競合整理とい う問題の一部を受持って、バス34上のデータフローの秩 序を確保するよう機能する。

画像処理

画像処理では、ある画像に対して実行可能ないくつか のレベルのオペレーションがある。これらのレベルは、 単にデータをその内容を理解することなく伝達して基本 オペレーションを実行するだけのレベルを最下位レベル とするいくつかの異なるレベルよりなると考えることが できる。この最下位レベルのオペレーションは例えば画 像から異質な斑点を除去する動作等であり、これより少 し上のレベルは例えばデータのある部分が円を表すとい うことを認識するものの、その円が人間の顔の一部分で あるということを充分に理解することはできないという ようなレベルである。画像処理におけるもう1つ上のレ ベルのオペレーションとしては、例えば、色々な円やそ の他の形が人間の顔のイメージあるいはその他のイメー ジを形成するということを理解して画像を処理すると共 に、そのような情報を様々な形で利用する等のオペレー 50 ションがある。

画像処理におけるこれらの各レベルのオペレーションはプロセッサをある特定のモードで動作させることにより最も効率的に実行される。従って、画像全体を理解しようとせずにローカル的にまとめられたデータに対してオペレーションを実行する時は、通常、全部または一群のプロセッサが単一命令と多重データソースからのデータにより動作するSIMDモードを用いる方がより効率的である。これに対して、全体画像を理解するためにそのいろいろな特徴からピクセル(画素)データが要求されるようなより高いレベルのオペレーションは、各プロセッサがそれぞれ個別の命令によって動作するMIMDモードで実行するのが最も効率的である。

ここで重要なのは、システムがSIMDモードで動作している時、全ピクセルイメージを単一命令ストリームにより色々なプロセッサを通して処理することができるということである。そのオペレションは、例えば、画像全体をクリーニングする処理の場合や、様々なコーナー(角部)や縁部を浮き立たせるために画像強闘する処理の場合等である。そして、すべての画像データはSIMDモードでプロセッサを通過するが、各時点において画像の種々20 異なる部分からのデータを異なる目的に合わせて異なるやり方で同時に処理することは不可能である。SIMDオペレーションの一般的特徴は、どの期間においても処理中のデータ量は画像全体に対して比較的少量であるということである。逐次後の段階ではより多くのデータが同じやり方で処理される。

これと異なり、MIMDモードでは画像の色々な部分からのデータが一部は異なるアルゴリズムを用いて同時に処理される。このモードのオペレーション構成では、所望の結果を得るのに異なるデータに対して異なる命令が同30時に実行される。その簡単な例としては、例えば、多くの異なるSIMDアルゴリズム(クリーン(クリーニング)、エンハンス(強闘)、エキストラクト(抽出))等のようなアルゴリズム)が同時に処理される場合、あるいは多くの異なるプロセッサでパイプライン処理される場合等が考えられる。MIMDのもう1つの例としては、一意の演算機能あるは論理機能を用いつつも同じデータフローについていくつかのアルゴリズムを実行する場合等を挙げることができよう。

第8図及び第9図はそれぞれ従来技術によるSIMD及び 40 MIMD構成のプロセッサを各々のメモリと共に示している。図示の構成は画像処理に好都合なSIMD/MIMDのトポロジー(接続形態)である。このシステムのオペレーションモードについては追って第59図乃至64図を参照しつつより詳しく説明する。概して言うと、第8図のデータバス80は第60図のデータバス6010、6020、6030及び6040に相当し、第9図のプロセッサ90は第59図のプロセッサ5901、5911、5921、5931に相当する。これらのデータパス用のコントローラ(第60図の6002)は第8図では省略されている。

SIMD/MIMD構成変更可能型システム

第10図はこの発明のSIMD/MIMD構成変更可能型(構成可変型)システムのトポロジーを示し、図示のシステムでは、すべてサイクル単位ベースで、複数個のパラレルプロセッサをクロスバスイッチマトリクス(ローカル及びグローバル相互接続網)20を介して一連のメモリ10に接続することができると共に、転送プロセッサ11を介して外部メモリ15に接続することができる。

14

この場合、MIMDトポロジーでオペレーションを実行す る際の問題の1つは、実際のデータフローがシリアルベ ースで行われるかトポロジー的にエミュレートされるSI MDモードに比べて高いバンド幅を必要とする場合がある ということである。この点、SIMDモードでは、データは 一般に1つのプロセッサから次のプロセッサへといくつ ものプロセッサを逐次通って流れる。このことは有利な 面もあるが、問題でもある。これが問題となるのは、処 理のある点に到達するためには画像のデータをすべて処 理しなければならないという点においてであるが、SIMD モードではこの処理はシリアル的に行われる。しかしな がら、MIMDモードでは、共用メモリはデータが到着する 毎にシリアルベースでしかアクセスできないSIMDのオペ レーションに対して、個々のメモリのデータはサイクル 中いつでも取り込むことができるので、上記の問題は解 消される。

しかしながら、MIMDモードは、プロセッサ間通信(IP C) を行うことを要求される場合にはオペレーション上 のボトルネックがある。と言うのは、この場合、1つの プロセッサがデータをメモリに書き込んだ後に他のプロ セッサがそのことを認識してそのメモリにアクセスする ようにしなければならないからである。この動作にはか なりのサイクルタイムが必要なこともあるため、大量の ピクセルデータを伴う大きな画像は相当長い処理時間が 要求され得る。これは大きな難点である。上にも述べた ように、第10図の構成によれば、これらの問題は解消さ れる。それは、クロスパスイッチは必要に応じてサイク ル単位ベースで複数個のプロセッサをまとめて相互接続 して、ある期間単一命令により動作させるか、または第 1のメモリに記憶されているデータが、他のプロセッサ が1サイクルあるいは一定期間これと同じメモリに接続 されている間、その第1のメモリに保持されるよう、こ れらのプロセッサをそれぞれ独立に動作させるように相 互接続することができるからである。要するに、従来技 術では、データを多数のプロセッサにアクセスさせるに はそのデータをメモリからメモリへ移動させなければな らないことがあったが、この発明のシステムでは、デー タは一貫してメモリ内に保持しつつメモリに対する接続 構成は必要に応じて切り換えることができる。これによ れば、プロセッサとメモリのオペレーションにおける完 全なフレキシビリティを確保し得ると同時に、データ転 50 送リソースの最適活用が可能である。

ここで、種々のSIMD及びMIMDモードにおけるデータ処 理の具体例を第12図及び第13図を参照しつつ説明する。 第12図には一連のピクセル(画素)0~nを有する画像 125が示されている。図示の画像は1行にピクセルが4 つしかないように描かれているが、これは例示説明のた めであって、通常は画像は例えば1000行からなり、各行 には1000個ものピクセルがある。また、画像の行数及び 各行中のピクセス数は各時点毎に変化し得るが、ここで は、1行は4ピクセルよりなるものと仮定して説明す る。メモリ124内におけるこれらのピクセルを表す1つ の方法は、上から下に向けてピクセル0、ピクセル1、 ・・・、ピクセルnと記されたメモリ124の各アドレス 指定可能空間にそれぞれこれらのピクセルが入っている ものとみなすやり方である。以下に述べるように、この メモリは単一のメモリでも一連の複数個のメモリで構成 されたものであってもよいということはもちろんであ る。複数個のメモリを用いる場合は、データを各行毎に 異なるメモリに記憶するような構成とすることも可能で ある。

ここで、全部のピクセルまたはピクセルの何らかのサ ブグループについてのデータに関し、そのデータをすべ て同じ命令により処理してからメモリに戻すようなオペ レーションを行なおうという場合について考える。この 場合、例えばメモリ124のピクセル0の空間からのデー タはプロセッサ120にロードされ、プロセッサ120から12 1へ転送され、そこからプロセッサ122へ、さらにプロセ ッサ123へ転送される。そして、この各転送動作毎に新 しいデータがエントリーされるというような動作が行わ れる。この手法を用いると、プロセッサ120~123はそれ ぞれデータに対して何らかの処理を行う機会を与えられ ると共に、それらのデータに対して以前に行われた処理 を観察する機会を与えられる。このような動作が一巡す ると、データはメモリに戻される。このサイクル動作 は、画像の部分集合の全ピクセルまたは画像中の全ピク セルをシステムを通して逐次処理するよう反復実行する ことができる。この種のオペレーションはSIMDモードで 実行するのが最も良い。

第13図には、これとは対照的なMIMDモードのデータフローが図示されている。図示のようなシステムでは、ピクセル0~3とピクセル250~500をある特定の手法で処理する一方、他の画像領域(例えば領域3で示す画像の一定領域)のピクセルは別のやり方で処理することが望ましいと考えられる。そこで、例えばプロセッサ120がピクセル0~3及びピクセル250~500を処理し、他方プロセッサ121はピクセル50~75及びピクセル2000~3000を処理するような構成とすることができる。このようにして、異なるアルゴリズムを用い、あるいはデータ内容によりプログラムフローを変えつつ同じアルゴリズムを用いて画像の各領域を処理することができる。これらのピクセルはすべて並列に処理され、種々の記憶場所に記50

憶される。このようなオペレーションは、データをプロセッサ121からプロセッサ120へ移動させなければならないような場合以外は、MIMDモードの方がSIMDモードよりも高速に行うことができる。データを移動させる場合は、メモリバンク内でデータ移動を行わなければならないと考えられる。このようなプロセッサ間データ移動は、例えば、ある領域からの処理されたデータが他の領域からのデータをどのようにして処理するかを決定する上において重要である場合、あるいは画像全体が表すものを正確に決定するために重要である場合等に必要となり得る。鼻をつかんで象の形を決定することは困難であるが、これと全く同様に、他の色々な部分のピクセルデータにアクセスすることなくして画像から有意な情報を得ることは非常に困難である。

次に、第14図には、この発明を用いたシステムの構成 が描かれている。図示のシステムにあっては、クロスバ スイッチマトリクス20はサイクル単位ベースで、プロセ ッサ100~103がメモリ10の個々のメモリ索子M1~M4をア クセスできるようにする。第14図の構成では、SIMDモー ドに関連して第12図により説明したオペレーションが可 能で、メモリ索子M1~M4のデータは動かさずに、プロセ ッサとの接続構成を切り換えるようなオペレーションが 実行される。このプロセスは、プロセッサがある瞬間に 実際に使用するより多くのメモリ素子を用いることによ り流れの連続性が改善されている。このように、データ はこれらの「エキストラ」メモリ素子から入出力できる ので、これらエキストラメモリ素子はシステムのオペレ ーションの流れの中に組み入れてサイクル動作させるこ とができる。このような構成にあって、データ入力用メ モリ素子及びデータ出力用メモリ素子は、サイクル単位 ベースで異なるメモリ素子が使用され得る。データ入力 用メモリ索子及びデータ出力用メモリ索子はクロスパス イッチを介して切り換えられるので、どの位置のメモリ **素子であってもよい。このように、このシステムでは、** データをメモリ間で移動させる代わりにプロセッサの接 続構成が逐次切り換えられる。

次に、第15図には、プロセッサ100~103をクロスバスイッチ20を介して複数個のメモリに接続するようにしたMIMDモードの構成が示されている。このシステムでは、通常、図示のような接続関係が数サイクル持続するため、各プロセッサは各メモリにある期間に亘って接続されることになる。その必要がないのであれば、それは最も典型的なMIMDモードのオペレーションの場合であろう。いずれかのプロセッサまたはプロセッサ群が第15図のMIMDモードで動作する場合、クロスバスイッチ20は、あるメモリ素子からのデータを直ちに他のどのプロセッサでも使用することができるようにして、そのデータをこれら他のプロセッサに循環させるか、あるいは1回ベースで処理することができるようにサイクル単位ベースで動作可能である。

接続構成可変式プロセッサ間通信

第16図は、複数個のプロセッサが互いにやりとりしな ければならない時にシステムがMIMDモードで動作してい る時のプロセッサ間通信の接続構成を示す。パラレルプ ロセッサ100のようなプロセッサはクロスパスイッチ20 を介して共用パラメータメモリにメッセージを送る一 方、これと同時にパラメータメッセージが待機状態にあ ると言うメッセージ(割込み)を行先プロセッサに伝え る。ここでは、行先プロセッサはプロセッサ102等上記 プロセッサ100以外のどのプロセッサでもよく、クロス パスイッチ20を介して共用パラメータメモリにアクセス し、メッセージを取り除く。すると、行先プロセッサは 例えば受け取ったメッセージに従って自ら再構成あるい は構成変更する等の動作を行うことができる。この構成 変更は特定のシステムオペレーションモードを得るべく 内部的に行うこともできれば、ある期間中はどのメモリ にアクセスすべきでどのメモリにはアクセスすべきでは ないということに関する命令の形であってもよい。

メモリアクセスの問題 (コンテンション) は、プロセッサは他のプロセッサがあるメモリを長期間使用している時そのメモリをアクセスしようとして多大の時間を浪費してしまうことがあるので、非常に重要である。システムの効率的オペレーションは通信リンクを介してのプロセッサ間結合なしでは達成が極めて困難である。

プロセッサ間でやりとりされるもう1つの形態のメッセージはそれらのプロセッサの同期に関するものである。これらのメッセージ及び同期を確保するための詳細なやり方については以下に説明する。前出の第2図は、複数個のプロセッサがサイクル単位ベースで同期、メモリ及びクロスバスイッチのアロケーションを制御すべくそれらのプロセッサ間で割込みまたはポーリングを行うために相互接続されるシステムの全体構成をしめす。

メモリのより効率的な活用に役立つのはクロスバスイッチの外部で機能する通信リンクである。オペレーションモード間、例えばSIMDとMIMDモードの間の切り換えを行うのに必要なサイクル数はそれ以外に実行しなければならない他のオペレーションの量によって決まる。これらの他のオペレーションとは、例えば、いくつかの命令メモリにコードをロードしたり、データを後続のオペレーションのためにデータメモリにロードする等のオペレーションである。外部通信リンクは、ある特定のプロセッサがどのメモリをアクセスする可能性があるかを確定すると共に、すべてのプロセッサにそれらのプロセッサのメモリアクセスの可否を知らせて、アクセスが拒絶されているのにそれらのプロセッサが並んでアクセスを知らせて、アクセスが拒絶されているのにそれらのプロセッサが立んでアクセスを機するようなことが起こらないようにすることができる。

プロセッサ間の命令のやりとりは割込みによりまたポーリングによって行うことができる。割込みは、データを共用メモリ内の特定のメッセージ記憶場所に仕向ける 50

フラグを付して送出する周知の割込み構成のいずれかによって行うこともできれば、プロセッサ内部でポインタベースで直接処理するようにしてもよい。どのプロセッサがどのメモリにアクセスできるかをサイクル単位ベースで確定する能力は、システムが、データを特定メモリ内に終始保持しつつ、そのデータにアクセスできるプロセッサを次々に切り換えるやり方によりMIMDモードで動作し得る能力を確保する上において重要である。この構成を用いるならば、メモリがプロセッサに対して固定された関係にある場合にデータをメモリからメモリへ移動させるのに必要な時間サイクル数を顕著に減らすことができる。上記の通信リンクにはマスタープロセッサが含まれている。

18

転送プロセッサ

第1図及び第2図並びに第57図に示す転送プロセッサ 11は外部メモリと複数個の内部メモリの間でデータを転 送する。転送プロセッサ11は、パラレルプロセッサのい ずれかまたはマスタープロセッサが転送プロセッサ11に 特定のピクセルまたはピクセル群あるいはデータ群に関 するデータを供給するよう要求することができ、且つこ れに対して転送プロセッサ11が必要なデータをそれ以上 のプロセッサ介入命令なしに外部メモリと内部メモリの 間で転送することができるように、パケット要求に応じ て動作するよう設計されている。そのため、転送プロセ ッサ11は自律的に動作することができ、且つどのプロセ ッサによる監視をも受けることなくシステムの内外にデ ータを転送することができる。転送プロセッサ11はクロ スパスイッチマトリクス20を介してすべてのメモリに接 続されて、これらのメモリへのアクセスにおいて様々な リンクと競合するようになっている。いずれか特定のリ ンクについては、転送プロセッサ11に最も低い優先順位 を割当て、メモリへのアクセスを他のプロセッサがその メモリをアクセスしていない時に行うようにしてもよ い。転送プロセッサ11により転送されるデータはピクセ ルを処理するためのデータのみならず、システムを制御 するための命令ストリームも転送される。これらの命令 ストリームはクロスパスイッチ20を介して命令メモリに ロードされる。この転送プロセッサ11は、データ転送と いう目的を達成するためにハードウェアとソフトウェア を組合せた構成を用いることもできる。

マスタープロセッサ

マスタープロセッサ (第29図参照) は、転送プロセッサの制御や色々なプロセッサの間のインタラクションを含め、システム全体のスケジューリング及び制御を行うために用いられる。マスタープロセッサはクロスバスイッチを介してすべてのメモリに接続可能であり、またチャンネル上の他のプロセッサとも相互接続される。マスタープロセッサはピクセル情報およびその情報を取得する目的によってデータの型を制御すると共に転送プロセッサがデータを取得する手法を制御する。従って、画像

の各領域は、走査の目的によって異なるモードにより走査することができる。この動作はパラレルプロセッサと連携して動作するマスタープロセッサにより制御される。パラレルプロセッサは、やはりオペレーションの目的により、単独であるいはマスタープロセッサと共同で各々転送プロセッサを制御するようにしてもよい。

クロスバスイッチに対するメモリのコンテンションは、パラレルプロセッサには比較的高い優先権を与え、マスタープロセッサには比較的低い優先権を与えると共に、転送プロセッサの特定リンク上の特定メモリに対す 10る優先権は3番目かあるいは最下位となるよう構成することができる。

画像処理システムで実行されると思われる典型的なオペレーションあるいはアルゴリズムの例が第11図にリストしてある。中でもより典型的なオペレーションは光学的文字認識、目標認識あるいは運動認識であろう。これらの各オペレーションにおいては、各々に付随する画像処理動作は、実行されるオペレーションの型により制御されることになろう。

第11図において、一般にパラレルプロセッサにより実 20 行される種類のオペレーションは破線1100の下側に示されており、一般にマスタープロセッサにより実行される種類のオペレーションは破線1100の上側に示されている。このようなオペレーションの構成はマスタープロセッサとパラレルプロセッサの間で任意に分割されるが、図示のような各種のオペレーションを遂行するのに必要なオペレーションの種類によってマスタープロセッサとパラレルプロセッサのどちらがより適切であるかを仕分けすることができる。

画像から出発してオペレーション階層のより高い所で 処理が行われる画像処理の一例を第11図により説明する と、画像はまずイメージエンハンスメント(画像強調) のボックス1111に受け入れられる。情況によっては、ボ ックス1112及び1113による画像の圧縮または圧縮解除が 必要になる。次に、画像はエッジ抽出1109、ラインリン ケージ (線結合) 1107、角または頂点の認識1105、ヒス トグラム1110、統計学的性質1108及びセグメンテーショ ン1106等のボックスを通じて図の上方に移動させられ、 必要に応じてこれらのボックスにより処理される。これ らのボックスはすべてスキップ可能であり、画像を直接 40 テンプレートマッチング1102のボックスに与えて、識別 1101のボックスにより画像を識別させるようにすること もできる。このような識別を行う方法は種々あるが、画 像毎にそれらの方法を全部行う必要はなく、またそれら の方法はすべて個別のアルゴリズムまたは方法として周 知である。

エンハンスメントボックス1111は基本的には画像をきれいにし、異質な信号を取り除き、線のような画像の細部を強調するプロセスである。ボックス1109のエッジ抽出は画像の中のエッジの原因や有無を判定するプロセス 50

である。ボックス1107では、画像から抽出されたすべての線が結合され、より長い線が形成される。このボックスでは、その後データ中の不一致により生じた異質な末梢的線が除去される。角/頂点のボックス1105は画像の角部や頂点がある場合にその位置を決定するアルゴリズムである。いったんこれらの幾何学的形状の特徴が見出されたならば、次にボックス1104のグルーピング及びラベリングというプロセスを用いて円、矩形というような物体の大まかな分類を行うことができる。

20

この段階では、ボックス1111では一般に画像全体が処理されるのに対して、画像の比較的小さな領域に的を絞ってオペレーションが行われる。イメージエンハンスメント1111を経た後の上記と異なるもう1つの進行経路は、ピクセルの輝度についてヒストグラム(ボックス1110)のような統計学的分析を行うものである。ヒストグラムの1つの目的は、論理値「1」の数或いは特定の軸線または投影線中の「1」の数を検出し、何らかの物体の存在または物体の配位について定量化するための有用な統計学的情報を得ることにある。以下、これについて説明する。

ボックス1108 (統計学的性質) では上記のヒストグラ ムより適切な統計学的性質が抽出される。その上方のセ グメンテーションのボックス1106は統計学的情報を用い て様々の物体をセグメント化する。例えば、いくつかに 切り離された物体は極めて容易にセグメント化すること ができる。次に、グルーピング及びラベリングのボック ス1104に進むと、画像を構成する異なる物体の像に各々 特定のラベルが付され、識別が行われる。この処理で典 型的なアルゴリズムは結合子コンポーネントのアルゴリ ズムである。ここでもある種の幾何学的特徴、特に物体 の周囲を分析することができる。また、他の形状記述 子、オイラー数、及び表面の特徴に関する記述が得ら れ、その後のマッチングオペレーションで用いられる。 ボックス1102のマッチングオペレーションのレベルで は、テンプレートまたはライブラリとして記憶された類 似の情報がアクセスされ、下位レベルより抽出されたデ ータと対比される。これは幾何学的特徴、表面の記述で も、光学的フローの情報でもよい。この対比によりいっ たん一致の結果になると、それらの一致情報に統計学的 に重みが付けられて、ボックス1101に示すように、ある 物体が識別されたという確度が与えられる。このように 物体の識別が行われると、立体映像や立体映画のような 用途分野において、この世の三次元表示が可能となり、 表示されたものが何の物体で、表示された世界のどこに 置かれているかをはっきり示すことができるようにな る。次に、このような表示画面は第11図の右側に図示さ れているようなグラフィックス(図形)のパイプライン 処理を用いて再処理することができる。

まず最初のボックス1114の幾何学モデルでは、その画 面の表現情報が識別(同定)される。その情報は、基本

22

的には位置を示す3つの座標及び形状、密度及び反射特 性等のような物体の幾何学的記述である。ここで、物体 の種類によっては画面の処理にいくつかの異なるルート が用いられる。例えば、簡単なキャラクタの場合は2次 元変換の手法が用いられる。より複雑なものについては 3次元の世界が創出されることになる。例えば、ジェス チャ入力デバイスとして用いられるコンピュータの前で の手振りはこの方法を用い、ボックス1116の3次元変換 の機能が実行されることになる。この機能は、3次元変 換ボックス1116により3次元座標を平行移動、スケーリ ング(拡大縮小)あるいは回転させることにより入力を 新しい座標系に変換するものである。物体は、他の物体 によって閉塞される場合もある。例えば、再度手を例に 取ると、指の一部が他の指によって閉塞されてしまう場 合があるが、このシステムのオペレーションではビジビ リティのボックス1117を用いて見えないはずの部分は無 視するようになっている。その下方の陰影付立体のボッ クス1118では、グレースケールまたはピクセル情報を発 生してスムーズな陰影を有する立体画像を得るためのプ ロセスが実行される。これにより得られる画像は、クリ ッピング処理 (ボックス1120) に到るまでに他のルート を介して処理した場合に比べてよりリアルで本物そっく りに映る。ボックス1120のクリッピングでは、本来、生 成中の画面の視野外に来る事物をクリップして除去する 処理が行われる。

コンピュータの出力画面あるいはレーザプリンタ等に 文字フォントを生じさせるような特殊な場合には、ボックス1119のフォントコンパイルのオペレーションを用いることにより多数のサイズと形状の見事なフォントを作り出すことができる。グラフィックスプログラムにおける最終プロセスはボックス1121により実際に描画することであるが、これは単に点を描いたり、これらの点を結んだ線を描くというような簡単なオペレーションになることもある。この描画は最初のイメージエンハンスメント1111と同じレベルにあるが、この段階ではオリジナルイメージから導出されたモデルに基づきそのオリジナルイメージが合成表現あるいは合成画像として再現される。

いったんキャラクタが認識されたかあるいは運動が認識されたならば、出力を2進コードその他により得ることができ、その出力を用いて出力制御のボックス1122により同じ画像の以後の処理をこの画像処理システムと共に使用するパラレルプロセッサとマスタープロセッサのオペレーション及び組合せによって制御することができる。

 幅により制約される度合も小さい。従って、これらのオペレーションは単一のプロセッサで実行される。また、これらのオペレーションに関しては、この図表で階層が上がるにつれてMIMDオペレーションによる方が望ましそうであるということも注目される。このようにSIMDオペレーションとMIMDオペレーションの守備範囲は重なり合い、両方のオペレーションモードが必要なこともしばしばある。

このマルチプロセッサシステムでは2種類のプロセッ サが必要であるが、その主な理由は異なるレベルの処理 が必要なためである。マスタープロセッサが実行するよ うなハイレベルの処理は、髙精度を確保するため浮動小 数点演算手法を用いることが望ましい。高精度浮動小数 点プロセッサはより大きな実記憶空間を必要とし、非浮 動小数点型プロセッサから動作させようとすると演算が 遅くなる。従って、全部同じ種類のプロセッサ(浮動小 数点型)を用いると、所与のチップ上に形成し得るプロ セッサの数は少なくなり、その結果パンド幅の問題が大 きくなり且つシステムの動作が遅くなるということにな る。他方、ローレベル処理用のプロセッサは浮動小数点 演算が不要で、高速化、小型化が可能なため、所与のチ ップ上により多くのプロセッサを形成することができ る。このような情況にあって、この発明のクロスパスイ ッチを利用したバス構成によれば、必要に応じて数種類 のプロセッサを用いることが可能となり、これらのプロ セッサを必要に応じてシステムに切り換え接続して各オ ペレーションの様々な部分を実行させることができる。

マスタープロセッサは主として情報リストやディスプレイリストのようなリストによって動作するよう設計されており、これにたいしてパラレルプロセッサはアレイによって動作するよう企図されている。ローレベルの画像処理では情報の大半は2次元アレイで記述し得るが、これよりハイレベルになると、情報は多次元座標のリストとして記述される。これらの2種類のデータ表現の取扱いには異なる処理構成が要求されるが、このこともこのシステムで互いに構成の異なるマスタープロセッサ及びパラレルプロセッサを採用したもう1つの理由である。

この実施例のマスタープロセッサはどちらかというと主に汎用計算用と考えられているRISC(限定命令セット計算機)型のプロセッサに類似の特徴を有するが、パラレルプロセッサは演算用の特殊プロセッサとして用いられる傾向にあるディジタルシグナルプロセッサ(DSP)により類似している。従って、このマルチプロセッサシステムは画像処理システムに必要なタイプの情報処理用として最適化することができる一方、なおかつデータに対し上記の両方のプロセッサを用いることにより高度の処理能力と全体的なフレキシビリティを確保することができる。

共同譲渡になる米国特許第4,577,282号及び第4,713,7

48号並びにやはり共同譲渡になる米国特許出願一連番号第025,417号(1987年3月13日出願)には、テキサスインスツルメントTMS 320型DSPプロセッサが開示されている。その詳細な背景については、テキサスインスツルメント社発行の刊行物「第2世代のTMS320ユーザーズガイド」及び「第3世代のTMS320ユーザーズガイド」に開示がなされている。上記の特許、特許出願並びに刊行物は本願中に引用がなされている。

メモリ構成

第17図は前出の第1図及び第2図により説明したような画像処理システムにおけるメモリのレイアウトの一例を示している。図示の特定のメモリサイズは特定のプロジェクトのために採用されたもので、この発明においてはメモリ及びメモリ及びメモリ容量についてどのような構成でも用いることができるということはもちろんである。メモリ10のパラメータ部はメモリ10内に組み込むこともできるし、その方が望ましい場合はスタンドアロン型メモリとしてもよい。一定条件下では、このパラメータメモリはプロセッサの通信要件次第で必ずしも設けなくともよい。

クロスパスイッチ

第18図は、クロスバスイッチマトリクス20の優先化回路群の図で、クロスバスイッチマトリクス20の各縦リンク(縦列系統)は各特定叉点内の優先化回路にラウンドロビン方式(巡回優先順位指定方式)により接続されている。各縦列系統中、横リンク(横行系統)の転送プロセッサに割り当てられた最下行に属する叉点は優先化回路群の配線には含まれていない。これは、同一縦列系統中の最下行以外のどの横行系統も選択されていない時に転送プロセッサがその縦列系統に対応するメモリにアクセスすることができるようにするためである。この優先化回路群の動作及び最下行の叉点の動作については、以下に第19図及び20図を参照しつつ詳細に説明する。

第18図は、また、パラレルプロセッサの命令入力ポート I に対応する縦列系統の特殊な情況をも示している。このパラレルプロセッサ103の命令入力ポート I に対応する縦列系統は叉点4-7を介して接続されるが、この叉点はインバータ1801を介してSIMDリード上の信号によってイネーブル化されている。これと同じ信号が同じ縦列系統の横行に対応する叉点4-1万至4-6にもそれ40ぞれ供給されてこれらの叉点をイナクティブ化している。以下、このSIMDリード上の信号及び上記縦列系統をメモリに接続する仕方について説明する。

第19図には一例として叉点1-5の構成が詳細に示されている。この図において、側辺から制御線が入る五辺形は制御スイッチで、通常FETデバイスからなる。

ここで叉点ロジックの機能性について説明する。この ロック同期され、インバータ1947及びインバータ1948よ 叉点ロジックは4つの機能プロックを含んでおり、これ りなるラッチにロードされる。インバータ1947の出力は ちについて各個に説明する。まず第1の機能プロックは 信号B1である。この信号は2入力NANDゲート1913の一方 アドレス認識プロック1901で、バス1932を会してプロセ 50 の入力に供給され、このゲートの他方の入力にはゲート

ッサにより供給されるアドレスの5ビットをバス1930上 にあるメモリモジュール10-15 (第4図に示すように縦 列1を介して叉点1-5に接続されている)の一意の5 ビット値と比較する。上記バス1930上の値はアドレス空 間内のメモリの記憶場所を示す。上記の比較は各ビット を個別に比較する2入力排他NORゲート1920~1924によ り行われる。これら5つのゲートの出力は6入力NANDゲ ート1910の5つの入力に供給される。このゲート1910の 6番目の入力は、メモリ要求が実際に実行されており、 プロセッサによるアドレス出力を実際に比較すべきであ るということを示すグローバルアクセス信号1933に接続 されている。この信号1933が論理値「1」で、ゲート19 20~1924の出力もすべて「1」である時のみゲート1910 の出力は「0」となる。この出力が「0」ということは メモリ10-15に対して有効な要求がなされているという ことを示す。

24

ここで少し本題から逸れるが、上記のアドレス認識ロジックに対して可能な変更、改変としては、例えばゲート1910に、叉点ロジック用のイネーブル信号として用いることのできる7番目の入力(イネーブルSIMD)を付加することである。このイネーブル信号が論理値「0」であるとアドレス認識ロジックがディスエーブル化され、その結果叉点全体がディスエーブル化される。この論理信号は水平バス106に接続された縦列バス4、9及び14上の叉点で用いられ、SIMDモードでこれらの叉点をイネーブル化する一方、MIMDモードではディスエーブル化する。

第2の機能プロックはトークンラッチ1904である。こ の機能プロックは、ラウンドロビン優先化の開始点を示 すのに用いられる信号B1を出力する。この信号B1は、叉 点1-5の下方の次の叉点ロジック(叉点1-4)の入 力信号Bに接続される。(叉点1-1の信号B1は、ぐる っと回って叉点1-6の信号Bに接続され、第18図に示 すような巡回式優先化構造を形作っている。)縦列バス 1に対応する叉点ロジック内の唯一の信号B1だけが論理 値「0」を出力し、他はすべて論理値「1」を出力す る。この関係は、システム初期化時に1つの叉点のトー クンラッチ1904に「0」をロードし、それ以外のトーク ンラッチには「1」をロードすることによってのみ達成 される。このためには、1つの叉点のプリセット値信号 を論理値「0」に接続すると共にその叉点についてはプ リセット値信号を「1」に接続し、かつクロック5をア クティブ化する。これによって、トランジスタ1956を介 してプリセット値がインバータ1946及びインバータ1945 よりなるラッチにロードされる。このプリセット値は、 次いで、トランジスタ1955を介してクロック2によりク ロック同期され、インバータ1947及びインバータ1948よ りなるラッチにロードされる。インパータ1947の出力は 信号B1である。この信号は2入力NANDゲート1913の一方

20

1910の出力が供給されている。上記ゲート1913の出力は 2入力NANDゲート1914の一方の入力に供給され、このゲートの他方の入力にはゲート1911の出力が供給されている。ゲート1914の出力はトランジスタ1952を介してクロック4によりクロック同期され、前述のゲート1945及び1946よりなるラッチにロードされる。また、クロック2及びクロック4は決して同時にアクティブ化されることはなく、クロック5がアクティブ状態の時クロック4がアクティブ化されることもないように構成がなされている

トークンラッチのロジックはメモリ10-15に付随するもののなかでどの叉点ロジックが最後にこのメモリにアクセスしたかを記録する。この記録は、その叉点ラッチが論理値「0」のB1信号を出力することにより表示される。このトークンラッチのロジックは、次に説明する優先化プロックと連携して動作して、メモリに最後にアクセスした叉点に対し、その後そのメモリに対して同時アクセスが試みられた場合に最下位のアクセス優先権を付与する。トークンラッチの内容が変更される仕方については、次の優先化プロックの説明の後に説明する。

優先化ブロック1902は2つの2入力NANDゲート1911及び1912を有する。ゲート1912の2つの入力はゲート1910及び1911の出力より供給される。ゲート1912の出力は下方の叉点(1-4)の信号Aに接続される信号A1である。ゲート1911の1つの出力は2番目に高い縦列叉点(叉点1-6)に対応する論理回路中のトークンラッチからの信号B1に接続される前述の信号Bである。もう1つの出力は2番目に高い縦列叉点(叉点ロジック1-6)の優先化ブロックからの信号A1に接続される信号Aである。(これについても前述)。

優先化ロジックは、メモリを最後にアクセスした叉点 ロジックの下方のロジックを始点とする循環リップル状 の経路を形成する。メモリを最後にアクセスした叉点ロ ジックはB1信号が「O」になることによって指示され る。B1信号が「O」になると、ひとつ下方の縦列叉点の ゲート1911の出力が論理値「1」になる。この出力は信 号A1を得るためにゲート1912によってゲート1910の出力 とゲートされる。ゲート1910の出力が「1」で、アドレ ス認識ロジックによるアドレス一致が検出されなかった ことが指示されると、信号A1は「O」になる。この信号 40 はひとつ下位の縦列叉点に伝送され、ゲート1911の出力 を論理値「1」にすると共に上記循環リップル状経路の ゲートの出力を次々に「1」にする。しかしながら、ゲ ート1910の出力が「O」であると、信号A1は次の叉点に 論理値「1」として出力される。すると、後続のB入力 がすべて「1」になっていることと合わさって(リップ ル状経路の始点だけが「O」のB信号を出力し得るか ら)、リップル状経路の周りの他のすべてのゲート1911 は論理値「0」を出力する。このように、叉点はそのゲ ート1911の出力が「1」で、ゲート1910の出力が「0」

の時に限ってメモリにアクセスすることができる。この 条件が満たされるのは、アドレス認識ブロックによりア ドレス一致が検出され、その叉点が循環リップル状経路 の始点から最初にメモリアクセスを要求した叉点の場合 のみである。

次に、トークンラッチの内容の管理について説明する。ゲート1913及び1914は、最後にメモリアクセスした 叉点は必ずトークンラッチ「O」を保持するようにする ために設計されている。ここで、次のような事例を検討 して見る。

① トークンラッチ1904のトークンが「0」で、どのバスもメモリアクセスを必要としていない。この「0」は循環キャリー経路を完全にリップル状に一巡して出発点の叉点の信号Aに「0」として戻り、ゲート1911の出力を「1」にする。トークンラッチに既に保持されている「0」(信号BI)がゲート1913の出力を「1」にする。これら2つの信号はゲート1914の出力を「0」にし、この「0」がクロック4によってラッチ1945/1946にロードされ、こうしてトークンラッチに「0」を保持することによりリップルの伝播が持続される。

② トークンラッチ1904のトークンが「0」で、他の叉点の1つがメモリへのアクセスを要求している。この場合、信号Aが「1」として戻され、これが入力Bが「1」であることと合わさって、ゲート1911の出力を「0」にし、ゲート1914の出力を「1」にする。これはクロック4よってトークンラッチ1904に「1」としてロードされる。このトークンラッチは他の叉点の1つが丁度メモリアクセスを果たしたために、「1」になる。

- ⑤ トークンラッチ1904のトークンが「1」で、より高い優先権を指定されたある叉点がメモリアクセスを要求している。この場合、信号A及びBはいずれも「1」として受信され、上記の例同様、トークンにはやはり「1」がロードされる。
- トークンラッチ1904のトークンが「1」で、その叉点がメモリアクセスを要求しており、それより優先順位の高い叉点は全くメモリアクセスを要求していない。この場合は、AまたはBは「0」として受信され、ゲート1911の出力は「0」になる。ゲート1910の出力は、アドレス認識ロジックがアドレス一致を検出しているので「0」となる。するとゲート1913の出力が「1」になる。ゲート1914の両入力は「1」であるから、「0」が出力され、これがクロック4によってトークンラッチ1904にロードされる。その結果、トークンラッチはメモリアクセスをグラント(許可)された(グランテド)ばかりであるから内容が「0」になる。

ロジックの4番目のブロックはグラントラッチである。ゲート1910の出力はインバータ1940を介して2入力NANDゲート1915の一方の入力に供給される。ゲート1915の他方の入力はゲート1911に接続されている。ゲート1911の出力が論理値「1」でゲート1910の出力が「0」で

あるという条件はゲート1915の出力「0」にする。(それ以外の条件ではゲート1915の出力は「1」)。この条件は叉点が首尾よくメモリアクセスを許可された時に満たされ、且つそのメモリに対応する叉点の1つについてのみ起こり得る。ゲート1915の出力はクロック1によりトランジスタ1951を介してラッチ1941/1942にロードされる。(実際には、クロック1とクロック4は、トークンラッチとグラントラッチが同時に更新されるよう同時に作用する)。ゲート1942の出力はクロック2によりトランジスタ1952を介してラッチ1943/1944にロードされる。ゲート1944の出力は叉点スイッチ1905への接続信号を発生するゲート1949を通して叉点スイッチ1905はこの信号によってプロセッサバス1932をメモリバス1931に接続する。これらの叉点スイッチは最も簡単なものでは個

ゲート1942の出力は、信号1934をトランジスタ1957のソースを接続するトランジスタ1958のゲートにも供給され、トランジスタ1957のドレインは接地されておりゲートはクロック2に接続されている。トランジスタ1957及び1958は、その叉点が首尾よくメモリアクセスを許可された時、信号1934を接地に落とす。この状態はプロセッサにメモリアクセスを続行することができるということを指示する。しかしながら、信号1934はメモリアクセスが試みられている時はローにならず、他の叉点がメモリアクセスを得、プロセッサはホールトし、メモリアクセスを再請求しなければならない。ここで説明したラウンドロビン優先化(優先順位指定)のやり方によれば、僅かな限定された回数のアクセスリトライを実行するだけで確実にメモリアクセスが許可されるようになっている。

別のn型トランジスタで形成することができる。

第20図はクロスパ信号のタイミングを示す。この図では、PP2とPP3はどちらも各サイクル毎に同じRAMをアクセスしようとするが、ラウンドロビン優先順位指定方式のためこのアクセスは交互に行われる。PP2はアドレスS,T及びUを計算して出力し、PP3はアドレスV及びWを計算して出力する。「5 MSアドレス」信号から、グランテド信号をどのように用いて最後のアドレス(リトライの場合)と計算中の新しいアドレスを多重化するかは明らかであろう。パラレルプロセッサは、グランテド信号がスレープフェーズの終わりまでにアクティブ化されな40いと、コンテンションが起こったと見なし、フェッチ、アドレス及び実行の各パイプライン段階のマスター更新段階はキル(抹消)される。

スイッチマトリクスの集積化

前にも述べたように、このシステムでは、メモリコンテンションは各叉点に各個に設けられた論理回路群を有するトークンパッシング方式により処理される。この発明の一実施例では、この論理回路群は各叉点に直接付属させて配設されている。このように、叉点は各々のポートと共にシリコン基板上に空間的に分散配置されている50

から、コンテンション制御ロジックも同様に空間的に分散配置されている。これによれば、スペース節約が可能な上、実際の回路のロジックもクロスバスイッチの容量と共に大きくすることができる。このようにして、余分のシリコンチップスペースを費消することがないよう、ロジックをシリコン基板の複数層の中の1層中に配設することができる。これにはスペース節約の他、トークンパッシング回路に対する配線量を最小限に抑え得るという長所もある。

10 同期式MIMD

第21図に示すように、プロセッサ100~103には各々に対応させてレジスタ2100~2103が設けられており、これによって同期動作が要求されているかどうかが指示される。また、以下に述べるように、各プロセッサと同期された他のプロセッサのアドレス(アイデンティティ)を保持するためのレジスタもそれぞれ設けられている。命令ストリームには、これらのプロセッサと同期して実行しなければならない一連の命令の始めと終わりを示す命令が含まれる。同期された命令ストリームを開始さるコードがあるプロセッサに伝達されると、そのプロセッサは、同期されたコード命令の終わりが検出されるまでは、互いにロックされたステップ関係(同期関係)でしか命令を実行することはできない。

この手法によると、プロセッサ間でメッセージを転送する必要が全くなく、それらのプロセッサは実行中の命令ストリーム次第で1サイクルの間または何サイクルかの間インステップ(同期)状態を保つ。各プロセッサ間に同期関係を確立するのに命令ストリーム以外の外部制御は全く不要である。

次に、第22図に移って、パラレルプロセッサ100~103には、4ピットの同期レジスタ2207が内蔵されており、その4ピットにはプロセッサ103、102、101及び100に対応させて3、2、1、0のラベルが付してある。各レジスタの各ピットがそれぞれ1つのプロセッサに対応している。ある特定のプロセッサを同期させるその他のプロセッサはそれらのプロセッサに対応するピット位置に「1」を記入して指示してある。また、互いに同期関係になるはずの他方のプロセッサにあっては、各々の同期レジスタの適宜のピットが同じくセットされている。

同期して実行することが望ましいコードは、LCK(ロック)及びULCK(アンロック)命令でバウンドすることにより指示されている。LCKの下側に記されているULCKまでの命令は他のパラレルプロセッサとのロックされたステップ関係の下にフェッチされる。(従って、同期された各パラレルプロセッサではLCKとULCK命令の間には同数の命令がなければならない。)

ここで望ましいのは命令の同期フェッチングよりむし ろデータ転送を通常よりも多く同期化することである。 しかしながら、LCK命令及びULCK命令の直前までの命令 (直前の命令を含む)と並列にコード化された転送が同期しておこなわれるというのはパラレルプロセッサのパイプラインの故である。このような転送は、必ずしも正確に同一マシンサイクル内で行われなくともよいが(メモリアクセス・コンフリクトのため)、次の命令でコード化された転送は、前の命令の同期された転送がすべて行われるまでは開始されない。そうでないと、ロードや記憶の順序がメモリアクセスコンフリクトによって混乱してしまう。

同期したコードが実行されているという情報は、各状 10 態レジスタ(ステータスレジスタ)のS(synchronize d:同期された)ビットにより記録される。(このビットは、LCKまたはULCK命令のアドレスパイプライン段階のマスターフェーズまで実際にセットあるいはリセットされることはないが、LCKまたはULCK命令の実行はスレープフェーズにおける次の命令のフェッチに影響を及ぼす。このビットはリセットによりクリアされ、また状態レジスタがプッシュされていると割込みによってクリアされる。

やはり第22図において、各同期レジスタ2207の4つのビットは色々なプロセッサの間の所望の同期の仕方によりソフトウェアによってセットされる。そのため、プロセッサ100をプロセッサ103と同期させるものとすると、図示のようなビットが各レジスタ2207にロードされる。例えば、1、0、0、1という内容はプロセッサ3をプロセッサ0に同期させるということを示す。また、図示例においては、プロセッサ101と102を互いに同期させるため、各々の同期制御レジスタにはビット0、1、1、0がロードされている。

次に、プロセッサ100について見ると、同期レジスタ2 30 207のいずれかのピットに「0」があると、それらのビ ットが入力されている各NANDゲートの出力に論理値 「1」が現れる。図示の例では、NANDゲート2203及び22 04の出力がそれぞれ論理値「1」になる。これらの 「1」はNANDゲート2206の入力に供給される。NANDゲー ト2206はその入力がすべて「1」になるまでは、プロセ ッサ100に如何なる命令も実行させない。図示の場合 は、レジスタ2207の1及び2のピット位置に「0」があ るため、ゲート2203及び2204はバス40のリード1及び2 上の信号を無視する。従って、この場合、コードの実行 40 は、バス40のリード0及び3上の情報に応動してゲート 2206により制御されることになる。ロック命令が発生す るとSピットがセットされ、ゲート2201の一方の入力が **論理値「1」になる。ここでは、一寸の間プロセッサに** おける実際の実行タイミングを制御する信号であるOK T OSYNC信号の存在を無視することにする。ゲート2201の 出力は各プロセッサの同期レジスタ毎にそれぞれ異なる リードに接続されている。例えば、プロセッサ100のゲ ート2201の出力はリード0に接続されているが、プロセ ッサ101のゲート2201の出力はリード1に接続されてい

る。ここで重要なのは、プロセッサ100のゲート2201の 出力はその同期レジスタ及び他のすべてのプロセッサの 同期レジスタにおけるゲート2205の0入力(パス40のリ ード0に接続されている)に接続されているということ である。この点は、プロセッサ101及び102の場合、ゲー ト2205の一方の入力が各々の同期レジスタの論理値 「0」に接続されているので、何ら影響がない。しかし ながら、ゲート2205の一方の入力がレジスタの論理値 「1」に接続されたプロセッサ103においては、パス40 のリード0上の出力、従って実際にはプロセッサ100の ゲート2201の出力によって制御されることになる。この ようにして、プロセッサ103はプロセッサ100内で生じる 動作により制御されるが、ここでプロセッサ103をプロ セッサ100に同期させようとしたのであれば、これはま さしく所期の結果である。図示の回路群を見れば、プロ セッサ103のゲート2201の出力はバス40のリード3に接 続されており、このリード3はプロセッサ100のゲート2 202の入力に接続され、ゲート2202は同期レジスタ2207 から他方の入力に供給される「1」によっても制御され るので、逆にプロセッサ103からプロセッサ100へも上記 と同じ動作が行われるということは明らかであろう。

ゲート2201に入力されるOK TO SYNC信号については、この信号が論理値「1」になると、コードの実行が許可され、同期レジスタのビットOの位置に「1」が入っている他のプロセッサがすべてその信号と同期して動作する。このようにして、OK TO SYNC信号がローになってキャッシュメモリあるいはコードの実行に関連して何らいてはるとが指示されると、この信号と同期したすべてのプロセッサはその問題がクリアされるまで待機状態となる。以上の如く、プロセッサ間には各レジスタに定期的に記憶されるコードにより制御されるところに従い完全な同期関係が確立される。この場合、全部のプロセッサまたはそのいずれかの組合せについて互いに同期させることもできれば、プロセッサ間で何種類でも異なる同期関係が用いられるようにしてもよい。

同期されるのは命令フェッチであるから、同期化されたコードに割り込みを掛けることも可能である。このような割込みはすぐにパラレルプロセッサの同期信号をイナクティブにする。キャッシュミス及びコンテンションはほぼ類似の結果をもたらし、ハードウェアをインステップ状態に保持する。ただし、コンテンションの場合は、コンテンションが生じた命令に続く2つの命令がパイプライン中にフェッチされてからパイプラインが休止する。

アイドル命令を同期されたコードに入れて、あるパラレルプロセッサが割込みされた後その割込みルーティンから復帰するまで、同期されたすべてのパラレルプロセッサのオペレーションを休止させることも可能である。

同期されたコードに割込みを掛けることができるよう にする必要があるため、いずれか1つのプロセッサのプ

ログラムカウンタPCを行先として指定した命令は、すべ て状態レジスタのSピットの作用を直ちにディスエーブ ル化(無効化)するが(ULCKT命令と同じタイミング で)、Sピットはセット状態を保持する。いったん2つ の遅延スロット命令が完了すると、Sピットの作用が再 びイネーブル化(有効化)される。このメキャニズムに よれば同期された遅延スロット命令に割込みが掛けられ なくても何ら問題はない。そのために、同期ロジックは ブランチ (分岐)、コール (呼出し) 及びリターン (復 帰)を単一の命令として取り扱う(2つの遅延スロット 命令が続くPCロードとして実行される)。同期信号は2 つの遅延スロット命令の間イナクティブ化され、これら の命令は同期信号を見ることなくフェッチされる。LCK 命令が遅延スロットに入れられた場合、その効果は遅延 スロット命令が実行された後に発揮される。同期された ループは、そのプランチは実行段階ではなくフェッチパ イプライン段階で働くので、通常のコード同様の挙動を 示す。

このシステムにおける同期の作用の仕方の一例が第23 図に示されている。この場合、パラレルプロセッサ2と パラレルプロセッサ1は、AOとAIが各パラレルプロセッ サに同じアドレスを有していると仮定すると、各々のデータDOレジスタ(第33図参照)の内容を交換する。ここでは、また、AOとAIはコンテンションを避けるために互いに異なるRAMを指示するものと仮定する。(同じRAMを指示しても有効に作動するが、余分のサイクルが必要である。)

この例では、パラレルプロセッサ1は、パラレルプロセッサ2がそのLCK命令に達してから1サイクル後にLCK命令に達する。このように、パラレルプロセッサ2は1サイクル待機する。そして、これらのパラレルプロセッサは同時に記憶を行うが、パラレルプロセッサ2は、ロード命令をフェッチする時キャッシュミスを起こす。両パラレルプロセッサはこのキャッシュミスが転送プロセッサによって処理されるまで待機する。その後、これらのプロセッサは同時に且つ同じようにULCKをロードする。次いでパラレルプロセッサ1が命令4をフェッチする時にキャッシュミスを起こすが、これらのプロセッサは今度はアンロックされているので、パラレルプロセッサ2は妨害されることなく動作し続ける。

SIMDモードでの同期は、その方式自体がもともと同期性を含んでおり、LCK及びULCK命令が目的を持たず、従ってコード化されたとしても何ら作用しない。状態レジスタ(ステータスレジスタ)のSビットは、たとえ「1」にセットされているとしても何の効果もない。

命令 (LCK) はMIMDの同期されたパラレルプロセッサコードを開始するのに用いられる。この命令は、そのパラレルプロセッサを同期レジスタの「1」により指示されたパラレルプロセッサがすべて互いに同期するまで待機させる。そして、次の命令がその他のMIMDパラレルプ 50

ロセッサと同期してフェッチされる。アドレス及び実行パイプライン段階の実行は、連続する各命令が同期してフェッチされる毎に行われる。この命令のアドレスパイプライン段階の間状態レジスタのSビットはセットされている。

32

命令(ULCK)はMIMDのパラレルプロセッサを互いにアンロック状態にする。すると、これらのパラレルプロセッサは次の命令フェッチ時に独立の命令実行を再開する。

10 スライス式アドレス指定

スライス式アドレス指定は、1つのメモリ空間により 隣接情報を取り出し、その情報を配分後に、多数のプロ セッサがコンテンションを起こすことなく同時にアクセ スすることができるようなやり方で多数の別個のメモリ 空間に配分する技法である。

例えば、第24図には0~127と番号が付された1行の 隣接ピクセルを有する外部イメージメモリバッファが示されており、この行には「a」と言う記号が付されている。この情報はスライスアドレス指定技法を用いてバス2401を介しメモリサブシステム10に伝送され、最初の16のピクセル(0~15)はアドレス0~15を割り当てられた第1のメモリ10-0に入れられる。その次の16のピクセルはメモリ10-1に入れられる。この例では、上記のプロセスが8つのメモリについて連続して行われ、最後のメモリ10-7にはピクセル112~127が入れられる。スライスアドレスロジック2401は転送プロセッサで実行されると共に、以下に説明するように、パラレルプロセッサのクロスバアドレスユニットでも実行される。

上記の例の場合、従来技術のアドレス計算手段では12 8の連続アドレスが生成されるはずである。これはデー タが1つのメモリ内に入れられるということを意味す る。この例では、データはメモリ10-0の連続したアド レスに現れる。従って、複数のプロセッサによるこれら の情報への同時アクセスは、これらのプロセッサがいっ ぺんに同じメモリをアクセスしようとするため、不可能 である。そのため、従来技術では、ピクセル0~15がメ モリOの行Aに入り、ピクセル16~31が行Bに入り、行 Cにはピクセル32~47が入るというような動作が127の 隣接ピクセルがすべてメモリ0の色々な行に入るまで繰 り返される。このように、従来技術にあっては、異なる プロセッサが並列に動作して情報を処理するが、これら のプロセッサがすべて色々なピクセルバイトを求めてメ モリロを競合してアクセスするので、時間が無駄に消費 され、パラレルプロセッサの価値が減殺される。

第25図はいろいろなビットのアドレスの場所を制御するのに用いられる従来技術の加算器を示し、この図には、3つのシングルビット加算器2501,2502,2503が描かれている。これらの加算器はメモリのアドレス範囲に等しい数のシングルビットを有する全加算器の一部である。これらの加算器は、アドレスの1ビットが各加算器

2501~2503の各A入力に供給されるように動作する。即ち、アドレスの最下位ビットは加算器2501に入り、最高位ビットは最高位のシングルビット加算器2503に入る。

B入力には記憶のためにアドレスに指標付けされる量 の2進数字が入る。加算器2501~2503の組合せによって 得られる結果アドレスはメモリアクセスのために用いら れる。各加算器は1つ高位の加算器のキャリー信号入力 にキャリー信号を出力する。各加算器のビット入力には 3つの入力A、B及びキャリーインが取り込まれ、これ らの入力のいずれかに2つ又は3つの「1」があると、 そのセルからのキャリーアウトは「1」になる。このキ ャリーアウトは加算器の1つ髙位のキャリーイン入力に 供給される。このプロセスが各個別の加算器ピットにつ いて繰り返され、メモリ空間をアクセスするのに必要な サイズの結果アドレスが生成される。各キャリーアウト が1つ高位のキャリーインに直接接続されているという ことは、結果アドレスは常に隣接アドレス空間の一部に なっているということを意味する。前出の例の場合、値 「1」のインデックスが加算器のB入力に供給されると すると、メモリへの結果アドレス出力はA入力に供給さ れた最初のアドレスより「1」だけ大きくなる。

次に、第26図には上述の通常の加算器を改良したものが示されている。図示の改良した加算器によれば、各セルのキャリーアウトは各セルに供給されるキャリーイン信号と多重化され、これによって加算器の1つ高位のキャリーイン入力に伝送される信号を前のセルのキャリーアウトかまたはそのキャリーインのいずれかに選ぶことができるようになっている。例えばセル2505について見ると、そのキャリーアウト信号はマルチプレクサ2508に供給され、このマルチプレクサの他方の入力にはセル25 3005へのキャリーイン信号が供給されている。信号Bはマルチプレクサ2508を制御して、る2505のキャリーアウト1またはキャリーインのどちらかを高位側の次のセルのキャリーイン入力に通過させるようにするために用いられる。

前述の標準加算器セルのもう1つの改良として、このシステムでは、マルチプレクサの信号Bを制御するのと同じ制御信号を供給されるADDというラベルを付した制御入力を設けている。この場合、論理値「1」が信号B上に供給されると、セル2505のキャリーイン信号が次の40高位セルのキャリーイン信号に供給される。また、信号B上に論理値「1」があると、入力Aに供給された最初のアドレスがそのままストレートに出力に通されるようにセル2505の加算機能が抑止される。これは入力B上の「1」の存在に対応するアドレスビットを保護する効果がある。ここで、この改良された加算器の制御信号に多くの「1」を供給することによって、最下位ビットのセルからのキャリーアウトは、加算器の全長に及ぶ沢山のセルに伝播した後、あるセルのキャリーインに供給され、加算機能を実行させることができるということは明50

らかであろう。このセルは、ADD制御信号上に「0」がある高位側の次のセルである。この効果は、アドレス範囲の多数のビットが変更されないようにして、バイパスされたセル内に書き込まれているアドレスを保護することにある。前述の例では、「1」をマルチプレクサ及び各セルのADD制御信号上に供給することにより、メモリ0中のピクセル15からメモリ1のピクセル16ヘアドレスインクリメントを行い、これによってメモリを1つの連続アドレス空間としてアドレス指定することができる。マルチプレクサ制御信号は、一部のビットをアドレス範囲からマスクアウトし、第24図に示すようにメモリに分散されたデータをスライスとしてアクセスさせるので、スライドマスク信号とよばれる。

ここで、この回路群は隣接情報を記憶するためばかりでなく、隣接情報を検索するためにも用いられるということに注意すべきである。また、一部の情報は同じメモリに供給され、記憶されるべきであり、スライスされてはならないが、このことはスライスマスクのABCリードに全て「0」を供給することにより指示される。この条件下にあっては、加算器2502~2506は各々従来技術の加算器2501~2503と全く同様に動作する。また、いくつかのメモリに渡ってスライスされるべき分散形データはピクセル情報ばかりでなく、何種類か型があるということも重要である。これはいくつかのプロセッサがそののような処理が実行されているかに関わらずその処理のために同時に同じ型の情報をアクセスするようなことが想像されるばあいには常に重要である。

また、スライスアドレス指定方式のところで開示した ようにしてメモリの分散を行うと、特定のピクセルある いはその他のデータの記憶には使用されない行B及びC がその他の情報ように使用されるので、メモリの浪費は 全く生じないということも重要である。唯一起こり得る と考えられる不利は、マルチプレクサ及び加算器の相互 接続配線の付加部分を組み込むのに余分のチップスペー スが必要ということである。この不利は、並列処理にお けるメモリアクセスの速度が劇的に速くなり、しかも隣 接情報を多くのメモリに渡って分散させる場合及び外部 制御による制御下において単一メモリに情報を記憶させ る場合の両方の場合について充分なフレキシビリティを 確保し得ると言う成果に比べれば取るに足りないもので ある。この手法を用いる場合、何らかの特定の情報との 固定された関係は全くないので、情報の用途に応じて、 色々な時点で多くのメモリに情報を分散させることがも できるし、あるいは同じ情報を異なる時点において同じ メモリに記憶することもできる。

例えば、並列処理モードで使用するために一度スライスされた情報を後である期間一回だけ単一プロセッサ用に用いることが決まったような場合は、その期間についてはスライスマスクに全て「O」を入れることによりその情報を単一メモリに記憶して単一のプロセッサがその

単一メモリにアクセスすることができるようにする方が 有利であると考えられるし、これによってもスライス方 式に増してさらに貴重な時間節約を図ることができる。 これはシステムの設計並びにデータ記憶のためのオペレ ーションモードに対し高度のフレキシビリティを与える ものである。

次に、第27図には、典型的な量のピクセルを多数のメ モリ上に分散させるやり方の一例が示されている。図示 例の場合、各メモリの容量は2キロバイトであり、これ らの各メモリのスタートアドレス(開始アドレス)及び エンドアドレス(終了アドレス)が示されている。例え ば、メモリ 0 のスタートアドレスは0000でありエンドア ドレスは07FFである。メモリ1のスタートアドレスは08 00であり、エンドアドレスはOFFFであり、以下同様にし て、メモリ 7 ではスタートアドレスが3800であり、エン ドアドレスが3FFFとなる。図示のように、これら複数個 のメモリの間に多量のピクセルが1メモリ当たり64ピク セルずつスライスされて分散されている。ここでメモリ 3内における64個のピクセルのステップ動作について一 寸考察してみる。これらのピクセルは図示のようにアド 20 レス1900~193Fの所に記憶されている。これに隣接する 1単位の情報は、情報全体がスライス方式によりメモリ アクセスに分散されているため隣のアドレス1940の所に は記憶されていない。このことはその隣接の1単位の情 報は、メモリ4のアドレス2100にあると言うことを意味 する。従来技術による加算方法では、第27図に示すよう に、アドレス193Fに「1」の指標を加算してアドレス19 40を作る。前述のように、このアドレスにあるのは必要 な次の1単位の情報ではなく、その情報は次のメモリの アドレス2100にある。第27図の最下部に、スライス式演 30 算による加算の仕方が示してあり、その中でアドレス値 193が2進形式で示され、その下にスライスマスク情報 も同様に2進形式で示されている。前にも述べたよう に、スライスマスク内に「1」があると、ある加算器セ ルからのキャリーアウトはキャリーパスに沿って高位側 の次のセルより遠くまで伝達される。この例では、スラ イスマスクに連続して5つの「1」があるので、5つの 加算器セルはキャリー信号によってパイパスされる。こ のように、ここで説明した改良形の加算器のB入力に供 給された「1」の指標がその改良形のA入力に供給され 40 るアドレス193Fの値に加算されると、下位側から6番目 のピットからのキャリーアウトは7番目乃至11番目のビ ットをバイパスし、12番目のピットのキャリーイン入力 に伝達される。これによって、下位側から12番目及びそ れ以後のビットを含むアドレスのビットをインクリメン トさせることができ、その結果、各メモリの容量は2キ ロバイトであるから、必要な次のメモリのアドレスまで インクリメントすることができる。

構成変更可能型メモリ

ここで、MIMD/SIMDオペレーションモードでどのよう

36

にしてメモリの構成変更が行われるかを説明する前に、前出の第4図によりププロセッサのメモリとクロスバスイッチの相互接続について簡単に見直しておく方が良いと思われる。前にも説明したように、MIMDモードでは、各プロセッサはそれぞれ別個のメモリから命令を得る。そのため、第4図の実施例においては、プロセッサ100はその命令ポートに接続された縦列リンク(命令縦列リンク)から叉点19-7を介して命令メモリ10-1に接続されている。叉点19-7は、転送プロセッサが命令メモリをアクセスしている時以外は通常閉じられており、転送プロセッサが命令メモリをアクセス中は叉点19-7に信号が供給されてこれを制御すると共にオフにする。

同様にして、プロセッサ101はその命令縦列リンク及び叉点14-7を介して命令メモリ10-5に接続されている。また、プロセッサ102はその命令縦列リンクから叉点9-7を介して命令メモリ10-9に接続され、他方プロセッサ103は命令縦列リンクから叉点4-7を介して命令メモリ10-13に接続されている。これはシステムがMIMDオペレーションモードにある時のメモリープロセッサ構成方式である。

システムの全部または一部がSIMDオペレーションモー ドに切り換えられた時は、SIMD及びMIMDモードが両方と も稼働するのか、あるいはSIMDモードは一部のプロセッ サ群についてのみ稼働するのかによって、メモリ10-1 を2つ以上のプロセッサに接続するかまたは一群のプロ セッサに接続するようにする方が望ましい。図示の実施 例においては、SIMDオペレーションは4つのプロセッサ 100~103の全部について行われるものと仮定する。この 場合、命令メモリ10-1は、叉点19-7を介してプロセ ッサ100に接続され、またスリーステートバッファ403が 叉点14-7と共にアクティブ化されてメモリ10-1をプ ロセッサ101の命令縦列リンクに直接接続させるように なっている。同様にして、スリーステートバッファ402 及び401が作動すると、命令メモリ10-1がそれぞれ叉 点9-7及び4-7を介してプロセッサ102及び103の各 命令縦列リンクに接続される。

この時点で、プロセッサ100~103がすべてメモリ10~1より供給される単一の命令ストリームで動作するシステムが構築されたことになる。この場合、MIMDモードでは命令記憶用に使われるメモリ10~5,10~9及び10~13は他の目的用に自由に用いることができる。メモリ容量を少なくとも一時的に増やすため、これらのメモリはすべてのプロセッサがアクセス可能となる。以下、これについて詳細に説明する。

第28図において、レジスタ2820は現在進行中のシステムのオペレーションモードを示すデータを記憶する。即ち、このレジスタはシステムがMIMDモード、SIMDモードあるいはSIMDとMIMDの組合せ(ハイブリッド)モードの中のどのモードになっているかを示すビットを有する。このレジスタからはMIMDを示す信号とSIMDを示す信号の

2つの信号が供給される。図示実施例は、一対の信号し か示されていないが、実際は各プロセッサ毎に一対の信 号が供給されるようにするこができる。これらの信号は 叉点及びスリーステートバッファに送られて、適切な構 成のための適切な命令ストリームが選択されるようにな っている。MIMDの構成においては、プロセッサ101、102 及び103は各々独自の命令ストリームを実行する。これ らの命令ストリームはプログラムカウンタ2811、2812及 び2813によってそれぞれ指示される。これらのプログラ ムカウンタの内容はそれぞれキャッシュロジック2810.2 10 802及び2803に供給される。これは、プログラムカウン タにより指示された命令が現在それぞれメモリモジュー ル10-5,10-9及び10-13にあるか否かを指示する作用 を有する。プログラムカウンタにより指示された命令が これらのメモリモジュールにあれば、MIMD命令アドレス がキャッシュロジックから各メモリへ出力され、そのメ モリから逆に命令縦列リンクを介して各プロセッサへ適 宜の命令ストリームがフェッチされる。この時、メモリ 内に命令がなければ、命令実行は停止され、叉点13-0、8-0または3-0 (第4図参照) が転送プロセッ サのパスに接続され得る状態になる。これらの叉点は、 各プロセッサによって、実行する必要のある命令の外部 アドレスを伝送したり、また次の命令ストリームが記憶 されるはずの命令メモリ10-5、10-9または10-13内 の記憶場所を伝送するのに用いられる。転送プロセッサ がいったんこれらの命令をフェッチすると、転送プロセ ッサよりコードがフェッチされたことを示すアクノリッ ジド信号(応答信号ACK)がパラレルプロセッサへ送ら れる。すると、パラレルプロセッサは、例えば命令スト リームがないことが発見されて上記のプロセスが再度リ ピートされるような時点まで、やはり命令メモリからの 命令を実行することができる。

SIMDモードの構成では、プロセッサ101、102及び103 は同じ命令ストリームを実行するので、プロセッサ内の キャッシュロジック2801,2802及び2803は何の機能も果 たさないことによりディスエーブル化される。プログラ ムカウンタ2811、2812及び2813の内容は、SIMDの構成で は命令はすべてプロセッサ100によりフェッチされ、こ れらの内容は命令フェッチにおいて何の機能も果たさな いため無関係である。したがって、SIMDの構成において 40 は、メモリ10-5、10-9及び10-3はデータ記憶用と して用いることが望ましい。そのためには、叉点14-6、9-1乃至9-6及び4-1乃至4-6がイネープ ル化され、これによってこれらのメモリのデータがプロ セッサによりアクセスすることができる状態にする。こ のことは、システムにおけるメモリの利用がSIMD及びMI M機成の両方について最適レベルに保たれるということ を意味するものである。

画像処理用パーソナルコンピュータ

第46図乃至第52図は、画像処理用のパーソナルコンピ 50 て、概念的には、イメージプロセッサがアプストラクト

ュータ (PC)を示すが、図示のパーソナルコンピュータは3つの主要構成要素、即ち第46図に示すカメラセンシングデバイス4600、画像処理デバイス4602及び第48図に示すようなディスプレイデバイス4801で構成することができる。この画像処理用PCは必ずしもカメラ4600やディスプレイ4801を使用することに限定されるものではなく、多くの様々な形態の入出力手段を用いることができる。

カメラ4600は例えばPCの前面4601に焦点を当て、手46 03を用いてよく聾唖者との意志伝達で行われるように 「手合図」をすることにより情報を入力することができ る。この「手合図」はカメラによって観ることができる し、またスクリーンを用いて「指2本」のサインを表示 することもでき、あるいは第11図によって前にも説明し たようにして画像情報をさらに処理することも可能であ る。パーソナルコンピュータからの出力パスは、カメラ 4600より入力される情報のディジタル表示をも含めて伝 送するようにしてもよく、この場合のディジタル信号と しては2進信号が用いられる。従って、ユーザはスプレ ッドシートやその他の情報取得手段、例えばASCIIコー ドによりキーボードまたはその他従来の方式で情報を取 得する手段並びにカメラ4600またはビデオレコーダある いは画像処理コードを用いるその他の形態のビデオ入力 のようなビジュアルソースまたはビデオソースから情報 を取得する手段等を使用することができる。ビデオ入力 はテープ、ディスクまたはその他のメディアに記録する ことができると共に、PCへ供給するために情報を記憶す るのと同じやり方で記憶することができる。

このような画像処理用PCは例えば下記のような特徴を 具備し得る:1) カメラ、スキャナ及びその他のセンサよ りイメージを取得する:2) 文書 (ドキュメント) 中の情 報あるいは物を理解する:3) 文書または画像から関連情 報を抽出する:4) 画像や文章ドキュメントを組合せたデ ータベースを通じて問題を切り抜ける:5) ジェスチャ認 識のような進んだ画像処理用インターフェースを提供す る。

このPCは、このシステムに入れられた情報は読み出すことができ、また情報内容は他のシステムによってさらに処理することなく直ちにアブストラクト化できるので、インスタントデータベースを創出するのに使用することができる。これによれば、記憶前にいずれも全く認識されなかた特定語(ワード)の一致により簡単にことが可能なデータベースが創出される。これは、そのような特定語だけでなく幾何学形状やピクトにまで拡張することができ、多くの用途に効果的に対象である。例えば、カタログや新聞を走ることが可能である。例えば、カタログや新聞を走るして、ハイウェイトのすべての樹木、すべての赤いの対して、ハイウェイトのすべての樹木、すべての赤い対して、ハイウェイトのすべての樹木、すべての赤い対などでは、イメージプロセッサがアブストラクト

してユーザが使い易くしたワード、物、及び形状により データベースが形成されることになる。

このような画像処理能力を有するPCの1つの用途は、静止画でも動画でもまたビデオでも、単にPCに画像を走査させるだけでシステム内に取り込むことができ、あるいは何らかのドキュメント中に組み入れることができるというような用い方である。このように取り込んだ情報は、次に、第11図により前に説明したように、アプストラクト処理され、その出力はユーザ制御下における以後の処理のために画像処理用PCで利用することができる。

この発明のシステムで何故そのように大きな画像処理 能力が得られるかという理由の1つは、単一チップに多 数のメモリと共に互いに並列に動作する複数個のプロセ ッサが内蔵されており、しかもこれらのメモリがすべて システムのほぼ瞬間的な再構成を可能にするクロスバス イッチによってアクセス可能であることによる。これに よれば、従来では未知の高度の能力とフレキシビリティ が確保される。このことは、また、画像処理能力の大幅 な増強を可能にし、そのような大きな画像処理能力をそ の他の処理能力と共に利用することによりこれまで知ら れていなかった形のサービスを提供することが可能にな る。その例としては、例えば、写真及びその他の画像の 復元、修復、あるいはファクシミリ文書をそのバックグ ランドにある異質なものを取り除いて送信されたイメー ジと同程度あるいはそれ以上に鮮明にするクリーニング 処理等が考えられる。このシステムは主に処理能力を1 つのオペレーション単位に組み入れられる故に、比較的 小さなパッケージに封入することができる。バンド幅に 関する制約や配線等の物理的制約の問題も解消される。

この構想を拡張すると、画像処理PCを、腕に装着可能 30 で大きなビデオディスプレイの代わりに小さなフラットパネルを用いた小さなユニットに組み込み、第46図に示すように、例えばユーザが上方で指を振り、その像を入力するというようなことが可能となる。この画像処理システムは、前述したように、種々の動き(運動)を認識し、それらの運動を入力に変換(翻訳)する。これによれば、キーボードやその他の機械的入力デバイスの問題が効果的に取り除かれ、これらの代わりにビジュアルイメージを入力として用いることができるようになる。この場合入力デバイスはディスプレイともなり得、二重の 40 目的に使うことが可能である。すると、このことは、光学式文字認識装置は現在考えられているよりもずっと重要な入力手段になるということを意味する。

第47図は、画像処理PCによる制御並びに第1図及び第2図の構成により実行される第11図のアルゴリズムの下に2本の指の像から求められた2進出力を示す。

また、第48図は画像処理PCを用いたリモート伝送システムを示す。

第48図乃至第52図は、イメージシステムプロセッサの PCを様々な用途に応用した実施例を示している。例え ば、第49図は多重化された入出力デバイスを有するパーソナル用のデスクトップ型画像処理PCを示し、この例では、物体またはコピー対象書類は、光学系4907及びCCD(電荷結合素子)装置によって撮像あるいは検出される。ここで検出された情報は、A/Dデータ収集装置4904によってアナログ情報からディジタル情報に変換される。このデータ収集装置4904は、ディジタルの検出情報をイメージシステムプロセッサ(ISP)に供給する。

コントローラエンジン4905は、CCD装置及びプリント アセンプリ4909の双方に所要のタイミング信号を供給する。プリントアセンプリ4909は文書 (コピーまたはファクシミリプロダクト) 4910を出力する。制御コンソール 4902は、例えばキーボード、マウスあるいはその他前述 のイメージ入力用デバイスで構成することができる。LC D (液晶) またはCRT (プラウン管) ディスプレイ4903は 例えばユーザへのビジュアル情報提供のために用いられる。ディスプレイ4903、ISP/メモリ4900及びプリントア センプリ4909は、処理された画像データを伝送する画像 情報バスにより互いに接続されている。

第50図はイメージシステムプロセッサ5000の隠れた応 用例を示し、この例においては画像はやはり保安施設に おける侵入者の有無など外界から情報を収集するCCD装 置5004またはその他のセンサによって検出される。この 情報はイメージシステムプロセッサ5000の外部メモリで あるフレームバッファまたはVRAM5003に記憶される。あ るいは、このISPをパターン(または人物)認識装置と して用い、出力制御情報をラッチ5009に供給するように してもよい。この情報は例えばドアロック、工場におけ る工程等のような被制御機構5009を制御するのに用いら れる。また、ラッチ5008からの出力は出力ディスプレイ 5010にも供給することができる。プログラムあるいは命 令はあらかじめハードディスクドライブ5002または光デ ィスク5001に記憶されている。これらのデバイスは上記 の保安施設等における侵入者のイメージなど、何らかの 情報の発生を記憶するのにも使用することができる。統 計学的な記録蓄積手段5007では、システムの状態及び何 らかの事象の発生に関するデータが記録され、蓄積され る。

第51図はハンドヘルド型の画像処理用PCの概略構成を示す。この場合、イメージシステムプロセッサ5106は位置情報入力を供給する2つのCCDデバイス5105より入力を得、この位置情報入力を処理してユーザが与えたジェスチャの情報及びPCの制御情報を抽出する。そして、例えばユーザの手または疑似ペンの位置と方向がデバイスの制御のために、あるいはISPと共に有意のメッセージまたは文字を抽出するために用いられる。フラットパネルディスプレイ5104はこのハンドヘルド型PCの出力情報を表示する。オプション的には、外部カメラ5103を用いれば、ユーザは例えばハンドヘルド型PCの視野外のイメージを収集することができる。また、ホストポートある

いはプリンタポートを設けるならば、ユーザはハンドへ ルドPC内の情報をダウンロードし、あるいはプリントす ることができる。

第52図は、ホスト5205を有するネットワーク構成にお けるISPの応用例を示し、この構成では、リモート方式 であるいは何らかの中央局でオフライン収集されバッフ ァ5201に配分された所要画像情報がホスト5205により供 給され、図示構成の画像処理用PCはこの情報を用いてイ メージシステムプロセッサ5200に情報を供給する。情報 を取得する1つの方法は、フロントエンドプロセッサ52 10 06と共に用いられるスキャナ5207によるものである。こ のような画像処理用PCの廉価版(第49図の構成に比べ て)によれば、イメージ収集デバイスのネットワーク化 によって資源共用(リソースシェアリング)が可能とな る。また、プリンタインターフェース5203及びこれに接 続されるプリンタ機構5204によりプリンタポートを得る こともできるが、これによれば、ユーザは画像あるいは イメージシステムプロセッサによりエンハンスされたイ メージの外、普通の文章情報及びグラフィック情報を含 む複合文書をプリントすることができる。

並列処理とメモリインテラクションがすべて単一チッ プ上で行われ、かつこれと相俟ってオールチップ制御に なるプロセッサーメモリ構成とオペレーションモードの 広範なフレキシビリティが確保されるこの画像処理シス テムのコンパクトな構成は、画像データ入力並びにASCI I入力を受け入れる画像処理用PCの能力及びこれら2種 類のデータを同時に利用する能力を助長するものであ る。

「1」計数回路

第53図は色々な処理アルゴリズムを用いて画像データ 30 を処理する動作が可能な画像処理システム5310を示す。 ピデオカメラ、スチールイメージカメラ、パーコードリ ーダ等の画像処理用デバイス5312 (画像用デバイス) は、画像を捕捉するために用いられ、そのデータを画像 データメモリ5314に供給する。このように捕捉された画 像のデータは、アドレスジェネレータ5318によりアドレ ス指定されたイメージプロセッサ5316によってアクセス されるまで画像データメモリ5314に記憶される。第1図 及び第2図に示すプロセッサのようなイメージプロセッ サ5316は、ヒストグラム作成等画像データに対する統計 40 学的プロセスを含む信号処理動作を実行する。また、画 像データ中の「1」の計数値を得るために「1」計数回 路5320が設けられている。画像データ中の投影線沿いの 「1」の数のような情報は画像データの統計学的分析の ために用いられ、その分析結果はパターン認識等に用い ることができる。例えば画像データのヒストグラムを所 定の画像パターンのものと比較してそれらのパターンが 一致するかどうかの認識を行う。出力デバイス5322はイ メージプロセッサ5316に接続されており、画像処理シス テム5310の何らかの出力を表示するのに用いることがで 50

42

きる。出力デバイス5322としては、モニタテレビあるい はハードコピー作成デバイス等を用いることができる。

上記の画像処理システム5310について少し考えて見る ならば、この発明を有利に適用し得ると考えられる環境 の一例がわかるし、また上記の説明は何ら「1」 計数回 路の応用性を限定するものではないということは明らか であろう。

次に、第54図には「1」計数回路5320の論理ゲートレ ベルの実施例が示されている。図示の「1」計数回路53 20は、カウントセル5426a~54261のM行×N列のマトリ クス5424からなり、この例では、M=3,N=4である。 ここで、入力2進ストリングのピット数がス。 ピットとす ると、Mは次式で求めることができる:

 $M = log_2 (X_1 + 1)$

ただし計算結果は大きい側の最寄りの整数に丸める。ま た、Nは:

 $N = X_a$

である。

20

マトリクス5424はXで表されている2進ストリングを 入力してYで表されている2進数を出力する。この出力 はその2進ストリング中の「1」の数を示す。2で示さ れているもう1つの出力は最小化された「1」計数回路 で用いられるが、これについては以下に説明する。

上記マトリクス5424の各カウントセル5426a~54261は ANDゲート及びXORゲート(排他的OR)を有する。例え ば、カウントセル5426aはANDゲート5428a及びこれと結 合されたXORゲート5430aを有する。ANDゲート5428aのよ うなANDゲートは、そのすべての入力が論理レベル 「1」である場合及びその場合に限って出力が論理レベ ル「1」となるAND機能を果たす。ANDゲート5428aは入 力5432a及び5434aと出力5436aを有する。従って、入力5 432a及び5434aの論理レベルがどちらも「1」の時出力5 436aも「1」になる。また、入力のどちらかが「0」で

XORゲートは、その入力に奇数の「1」が印加されて いる時のみ出力に論理レベル「1」を生じさせる。例え ばXORゲート5430aはその入力5440a及び5442aのどちらか 一方だけが「1」になっている時のみ出力5438aが 「1」になる。

あれば出力5436aは「O」である。

カウントセル5426aにおいてはマトリクス5424の他の すべてのカウントセル同様に、ANDゲート5428aはXORゲ ート5430aに結合されている。ANDゲート5428aの入力543 2aはXORゲート5430aの入力5440aに接続されている。AND ゲート5428aの入力5434aはXORゲート5430aの入力5442a に接続されている。以上の接続関係により、ANDゲート5 428aにはXORゲート5430aと同じ入力が供給される。

カウントセル5426a乃至54261はマトリクス5424の行及 び列をなすように配列されている。ここで、カウントセ ル5426a、5426b及び5426eの相互接続を例に取って、マ トリクス5424全体の相互接続構成を説明する。第54図に

示すように、カウントセル5426aはカウントセル5426bの 左側でカウントセル5426eの上側の位置に配置されてい る。また、カウントセル5426aはカウントセル5426bに接 続され、カウントセル5426bのXORゲート5430の出力5438 はカウントセル5426aの入力5432a及び5440aに接続され ている。さらに、カウントセル5426aは5426eに接続さ れ、カウントセル5426eのANDゲート5428aの出力5436 は、カウントセル5426aのANDゲート5428aの入力5434a及 びXORゲート5430aの入力5442aに接続されている。ここ で説明した相互接続関係は、行間接続についてはカウン トセル5426aと5426eとの関係を用い、また列間接続につ いては、カウントセル5426aと5426bとの関係を用いるこ とによりマトリクス全体に拡張して適用することができ る。また、マトリクス5424は行と列を入れ換えて実施す ることも可能であり、マトリクスそのものはこの発明の 要旨から逸脱することなく他のマトリクスと置換するこ とができる。

ここで、マトリクス5424の構成をさらに詳しく説明するために、行及び列に言及する場合は下記の約束に従うものとする:行には行番号 (M-1) を付すと共に、列には列番号 (N-1) を付し、最下行を行0、右端の列を列0とする。第54図の例では、Mが3、Nが4である。さらに、(x,y) の位置にあるカウントセルを見ると、座標X及びYはそれぞれカウントセルの列番号及び行番号を示している。例えば、カウントセル5426aは (3,2) に位置している。

このようにして、マトリクス5424は行及び列をなすように配列され相互接続されたカウントセル5426a乃至54261からなり、行0には2進ストリングXが供給され、行1には行0のANDゲート出力が供給され、行2には出力乙が生じる。列に関しては、列0には信号伝播を開始するために何らかのソースから「0」が供給され、列1には行0のXORゲート出力が供給され、列3には2進ストリング中の「1」の数を示す出力Yが生じる。列0に与えられる論理レベル「0」は入力をハードウェア的に接地することにより得ることも可能である。

ここで説明の便宜上2進ストリング1101(Xs = 1、Xs = 1、Xs = 0、Xs = 1)がマトリクス5424の行0に供給されるものと仮定する。すると、カウントセル54261のANDゲート5428の出力が「0」となり、カウントセル54261のXORゲート5430の胎理レベル「1」は行0に沿って伝達され、各カウントセルのXORゲートの出力は対応するX入力に「1」が入る毎にトグル動作する。従って、図示の如く上記2進ストリングが供給された場合、カウントセル5426kのXORゲート5430の出力は論理レベル「1」のままであり、カウントセル5426jのXORゲート5430の出力は「0」になり、カウントセル5426iのXORゲート5430の出力は「1」になる。その結果、行0の出力は「1」、即ちYO=「1」となる。

44

行1でも、各XORゲートの出力は同様にトグル動作する。即ち、カウントセル5426hのXORゲートの出力は、カウントセル5426lのANDゲート5428より「0」が供給されており、「0」である。カウントセル5426gのXORゲート5430の出力は、このセルにはカウントセル5426hのXORゲート5430及びカウントセル5426hのANDゲート5428より共に「0」が供給されており、「0」のままである。そのため、カウントセル5426fのXORゲート5430の出力は、カウントセル5426gのXORゲート5430より「0」が、カウントセル5426jのANDゲート5428より「1」が入力されており、「1」となる。また、カウントセル5426eのXORゲート5430より「1」が、カウントセル5426fのXORゲート5430より「1」が、カウントセル5426iのANDゲート5428より「0」が入力されており、「0」となる。その結果、行1の出力は「1」、即ちYi =「1」となる。

行2では、カウントセル5426dのXORゲート5430の出力は、ハードウェア結線による「O」及びカウントセル5426hのANDゲート5428からの「O」が入力されており、

「0」である。カウントセル5426cのXORゲート5430の出力は、カウントセル5426dのXORゲート5430及びカウントセル5426gのANDゲート5428より共に論理レベル「0」が供給されており、「0」のままである。その結果、カウントセル5426a及び5426bのXORゲート5430の出力は共に「0」となり、行2の出力は「0」、即ち½=「0」となる。そのため、図示例の入力2進ストリングX=1101に対するマトリクスの出力2進数YはY=011、即ち10進数の3となる。実際、この2進ストリング入力X=1101中の「1」の数は3になっている。

ここで、「1」計数回路5320が入力を受けてクロック 信号の必要なしに出力を出す非同期回路であるというこ とは明らかである。従って、マトリクス5424では、入力 が入ると同時に出力が発生し、信号はマトリクスを通じ て伝播する。マトリクスを通しての最長伝播時間は、信 号がカウントセル54261、5426h、5426d、5426c、5426 b、及び5426aを含む最長経路を通って伝播するのに要す る時間であろう。

第54図のマトリクス5424は矩形状マトリクスで、多数の同一構成のカウントセル5426よりなる。このような性格のため、「1」計数回路はコンパクトに作ることができ、半導体マスク製造のためのレイアウトも容易である。しかしながら、マトリクス5424は、カウントセルまたはゲートあるいはその両方の数をさらに少なくすることにより、なお一層最小規模化することもできる。

第55図には、4ビット2進ストリング入力用の最小規模構成の「1」計数回路マトリクス5544が示されている。このマトリクス5544は相互接続されたカウントセル5546a乃至5546を具備している。最小規模構成のマトリクスの場合、行数M及び各行のカウントセル数Nはそれぞれ下記の式により与えられる:

 $M = \log_2 X_a$

計算結果は大きい側の最寄りの整数値に丸める。 $N=X_1-2^T$

ただし、X は入力 2 進ストリング X のビット数であり、 r は 0 から (M-1) の範囲の行番号である。第55 図の例では、入力 2 進ストリング X のビット数 X は 4 である。従って、上記の式を用いるて、行数 M は 2 となる。第1行についてNを計算すると r = 0 であるから、N=3と求まる。第2行については、r=1よりN=2となる。フル構成のマトリクス(第54図)での12個のカウントセルに比して、このように第1行に3つ、第2行10に2つ、合計5つのカウントセルしか持たない最小規模構成のマトリクスによって、4 ビットの2 進ストリング中の「1」の数を計算することができる。

カウントセル5546a乃至5546eは、各々、第54図に示すフルマトリクス5424のカウントセルと同様、ANDゲート548及びこれに結合されたXORゲート5550よりなる。カウントセル5546c乃至5546eの入力には2進入力ストリングXが供給される。また、セル5546a及び5546cの出力には出力2進数Yが生じる。

第55図の例では、カウントセル5546cのANDゲート5548 20 及びXORゲート5550の入力5552にXaが供給され、Xaはカウントセル5546dのANDゲート5548及びXORゲート5550の 入力5554に供給される。また、X1はカウントセル5546e のANDゲート5548及びXORゲート5550の入力5556に供給され、Xaはカウントセル5546のANDゲート5548及びXORゲート5550のもう一方の入力に供給される。

2 進数出力Yの最上位ビットY2はカウントセル5546a のXORゲート5548の出力5560に発生する。またYi はカウントセル6546aのXORゲートの出力5562に生じる。最下位ビットYi はカウントセル5546cのXORゲート5550の出力5564に生じる。

この最小規模構成のマトリクス5544は矩形マトリクス ではないから、カウントセル間の相互接続関係は前述の 矩形マトリクスと異なり変更されている。特に、フルマ トリクスと対比して(x,y)の位置にカウントセルが欠 けている場合、その位置のすぐ「下」の行のカウントセ ルがそのすぐ左のカウントセル(x+1,y)のXORゲート の入力に接続される。また、フルマトリクスに比べて2 つ以上のカウントセルが欠けている場合、例えば、座標 (x,y) 及び (x+1,y) の2つのカウントセルがない場 40 合は、(x+1,y-1)の位置のカウントセルのANDゲー トの出力を(x+2, y)のカウントセルのXORゲートの入 力に接続しさえすればよい。第55図の実施例では、 (0. 1) 及び(1,1) の位置のカウントセルが欠如しているか ら、(1,0)の位置のカウントセル5546eのANDゲート554 8の出力は(2, 1)の所のカウントセル5546bのANDゲート 5548及びXORゲート5550の入力に接続されている。ま た、フルマトリクスの実施例と比べて、(0,0)の位置 のカウントセルも欠けているため、%は(1,0)のカウ ントセル5546eのANDゲート5548及びXORゲート5550の入

46

力5556及び5558に直接接続されている。さらに、座標(3,0)のカウントセルも欠如しているから、出力Yiとしては(3,1)の所のカウントセル5546aのANDゲート5548の出力5560が直接用いられる。

前出の入力 2 進ストリング X=1101 ($X_1=1$ 、 $X_2=1$ 、 $X_1=0$ 、 $X_2=1$)を入力として用いると、カウントセル546eのANDゲート5538の出力は「0」であり、同カウントセル5546eのXORゲート5550の出力は「1」である。カウントセル5546aのXORゲート5550の出力論理レベル「1」は行0を介して伝播し、各カウントセルのXORゲートの出力は各々対応するXN入力が「1」となる毎にトグル動作する。従ってカウントセル5546dのXORゲートの出力は「0」となり、カウントセル5546cのXORゲート5550の再度出力は「1」になる。その結果、行0の出力としては「1」が得られ、 $Y_2=11$ 」となる。

2番目の行(行1)では、カウントセル5546bのANDゲート5548の出力 Z は、このセルにはカウントセル5546e のANDゲート5548より「0」が供給されており、「0」である。カウントセル5546bのXORゲート5550は、カウントセル5546eより「1」が供給されており、「1」を出力する。カウントセル5546cより「0」が、カウントセル5546bより「1」が供給されており、「1」を出力する。その結果、行1の出力は「1」で、Y₁ = 「1」となる。さらに、カウントセル5546aのANDゲート5548の出力であるY₂は「0」となる。従って、出力2進数YはY=011となり、入力2進ストリングX=1101中に3つの「1」があることを示す。

上記マトリクス5544は、破線で描かれているセル5546 bのANDゲート5548のような一部の論理ゲートを省くことによりさらに小規模化することが可能である。このANDゲート5548の出力Zは出力2進数Yを組み立てるのにはふようであるから、このゲートは省略することができる。従って、最小規模構成のマトリクスでは、同じ行中の欠如したカウントセルのすぐ隣りのカウントセルのANDゲートは省略可能であり、これによって「1」計数回路のサイズを一層縮小することができる。

ここで、この発明の範囲が本願で関示説明する回路の実施例に限定されるものではないということは言うまでもない。特に、上記以外の実施例としては、当技術分野では良く知られているようにここで説明した実施例に基づきプールロジックにより誘導可能な回路の実施例等が含まれる。例えば、ANDゲート5548のようなANDゲートはNANDゲートにインバータを結合しても全く同等に実施することが可能である。さらに、当技術分野では周知のド・モルガンの定理によりAND機能はORゲートの出力にインバータを結合すると共に、そのORゲートの出力にインバータを結合すると共に、そのORゲートの入力を反転させるやり方でも実施可能である。上記のようにこの発明より誘導可能な代替的回路もこの発明の範囲内に含まれるものである。

に論ずる内容からも大きく異なってくる場合もあり得る。

48

されている。ピクセルのマトリクス5666は文字「F」を形成するように配列された「O」及び「1」で構成されている。このマトリクス5666のピクセルは前述の画像処理デバイスで収集し、画像データメモリに記憶したものであってもよい。ピクセルマトリクス5666は、行方向及び列方向に処理され、それぞれ各行の「1」の数の計数値(行方向カウント)5668及び各列の「1」の数の計数値(行方向カウント)5670が得られる。行方向カウント5668はピクセルマトリクス5666の各行を2進ストリング入力Xとして「1」計数回路に供給することにより得られる。このように、各行毎に「1」の数の計数値が得られる。第56図の例の場合、キャピタル文字「F」の最初

の2行には「1」のピクセルはない。行3にはこの文字

の最初の横線を形成する4つの「1」がある。行4には 「1」は1つしかない。また、行5には文字「F」の2

番目の横線を形成する3つの「1」があり、行6及び7

にはいずれも「1」が1つずつ含まれている。

パラレルプロセッサ マスタープロセッサ

同様にして、列方向カウント5670はピクセルマトリクス5666の各行を「1」計数回路に供給すことにより得ら 20 れる。列1及び2には、どちらも「1」に入っていない。列3には文字「F」の縦線を形成する5つの「1」があり、列4及び列5にはどちらも2つの「1」が入っている。また、列6には「1」は1つしかなく、列7及び8には「1」は全くない。

第29図には、同期及び色々なパラレルプロセッサ間に流れるその他の情報の制御を含め、イメージシステムプロセッサの動作を制御するのに用いられるマスタープロセッサ12の詳細な構成が示されている。マスタープロセッサ12は、命令を実行するが、その命令はオプコード回路2911(オプコード:OPCODE;オペレーションコード)及びレジスタファイル2901によって制御されるオプコードを有する32ビットワードを用いることができる。プログラムカウンタ(PC)2903は制御ロジック2904の制御下において動作し、バス172からオプコードレジスタ2911への命令のローディングを制御する。制御ロジック2904は命令を解読し、マスタープロセッサ12でのオペレーションを与えられた命令に基づき制御する。

このようにして、この発明によれば、パターン認識システムでは、すべての文字、キャラクタ及びどのようなイメージであっても行方向カウント及び列方向カウントをヒストグラムとして作り、記憶することができるので、これらを新しい文字画像サンルに対する比較基準と 30して用いることが可能である。

整教演算装置 (ALU) 2902の他、このマスタープロセッサには2つの部分からなる浮動小数点演算装置が設けられている。これら2つの部分とは、1つはマルチプライヤ2905、正規化回路2906及び指数加算器 (EXP) 2907で構成された浮動小数点乗算器であり、他の1つは事前正規化回路 (PRENORM) 2908、演算装置 (AU) 2909及び事後正規化シフタ (SHIFT—NORM) 2910よりなる浮動小数点加算器である。

この発明の上記実施例では、入力2進ストリングの「1」の数を計数するが、「1」計数回路マトリクスの入力にインバータを付加することにより2進ストリングの「0」の数を計数するよう動作する「0」計数回路を用いた実施例ももとより可能である。このような「0」計数回路はこの発明の他の実施例の1つであり、この発明の範囲内に含まれるものである。

プログラムカウンタ2903は32ビット命令を読み込む必要がある時、バス172に沿ってアドレス出力を供給するために用いられる。整数演算装置2902は、オプコードレジスタ2911により解読された命令に従って動作して、マスタープロセッサの外部に接続されるキャッシュメモリからのデータ読み込みを制御するアドレスを発生することができ、そのアドレスはバス171を介して出力される。これに対するデータは、キャッシュメモリよりバス171のデータ部を通って供給され、レジスタファイル2901に記憶される。

以上、この発明について詳細に説明してきたが、特許 請求の範囲に記載したこの発明の趣旨並びに範囲を逸脱 することなく数多の変更、置換及び改変を行うことが可 能なことは明らかである。 上記の命令バス172及びデータバス171はそれぞれアドレス部及びデータ部よりなっている。命令バス172の場合、アドレス部はプログラムカウンタ2903からアドレスを受け取り、データ部はオプコードレジスタ2911にデータ(命令)を取り込むよう接続されている。また、データバス171では、アドレス部は整数演算装置2902の出力からアドレスを受け、データ部はレジスタファイル2901に接続されて、データは書き込みサイクルならばレジスタファイル2901から出、読み込みサイクルならばレジスタファイル2901へ入れられる。

各種プロセッサの詳細説明

マスタープロセッサ12の各構成要素間の相互動作の態様は当技術分野においては周知である。たとえば、グラフィックスプロセッサの動作形態の一例が「浮動小数点コプロセッサ(双対プロセッサ)」という名称のカール・ガッターグ、デビッド・ガリー、及びジェリー・ヴァ

以下、第29図乃至第45図を参照しつつマスタープロセッサ、パラレルプロセッサ、及び転送プロセッサについて詳細に説明する。この説明は特許請求の範囲に記載した本願発明の動作、作用を理解する上においては必ずしも必要ではないが、個々の具体的な実施例を得る上においては有用であろうと思われる。実際に使用されるシステムの詳細はそのシステムの要件によって決まり、以下 50

ン・エイケンによる同時係属米国特許出願(出願番号第387,472;1989年7月28日出願、本願中に引用)に開示されている。

パラレルプロセッサの動作

第1図及び第2図に示す4つのパラレルプロセッサ (PP) 100~103はシステムオペレーションの大半を実行する。これらのパラレルプロセッサは各々高度の並行処理能を有して、各サイクル毎に限定命令セット計算機のようなオペレーションを沢山随行することができると共に、尨大なデータ処理能力を有し、特に画像/図形処理 10においてそのデータ処理能力を発揮する。

これらの各パラレルプロセッサは、クロスバスイッチを介してメモリへのアクセスを1サイクル当たり命令について1回、データについて2回、合計3回行うことができる。また、各パラレルプロセッサは各サイクル毎にマルチプライ(情報)演算及びALU(演算・論理装置)オペレーションを実行することができると共に、次の2つのデータ転送のためのアドレスを生成することができる。そして、効率的なループロジックにより3つのネストされたループ(入子形ループ)のサイクルオーバヘッ20ドをゼロにすることができ、論理値「1」を扱うための特殊なロジックが組み込まれており、さらにALUはパックされたピクセルに対するオペレーションのためにスプリット(分割)可能である。

前にも述べたように、パラレルプロセッサは、使用上のフレキシビリティを確保するため、同じ命令によりオペレーションを実行する (SIMD:単一命令多重データモード) よう構成することもできれば、独立命令ストリームにより実行する (MIMD:多重命令多重データモード) よう構成すること可能である。MIMDモードでは、パラレ 30ルプロセッサを互いにロックステップ関係でランさせ、プロセッサ間で効率的な同期データ転送を行うことができる。

偶然同じメモリを同時アクセスしてしまうのではないかという気苦労からプログラマをかいほうするために、クロスバスイッチにはコンテンション優先順位指定ロジックが内蔵されており、またパラレルプロセッサにはリトライロジックが内蔵されている。

メモリアクセス100~103は同じ論理設計になっているが、システム内部での接続関係で2つの差異的特徴がある。まず、これの各パラレルプロセッサにはハードワイヤード方式により一意の2ビット職別番号が供給され、これによってプログラムはアドレスのような各パラレルプロセッサ固有の情報を生成することができる。次に、SIMD用として構成された場合、1つのパラレルプロセッサ、即ちPP100が「マスター」SIMDマシンとして動作し、すべてのパラレルプロセッサに代わって命令フェッチを実行する。それ以外のパラレルプロセッサは「スレープ」マシンとして動作し、単に与えられた命令ストリームを実行するだけである。

内部インターフェース

第30図に示すように、パラレルプロセッサ100~103 は、命令ポート3004、グローバルポート3005及びローカルポート3006等の沢山のインターフェース並びにプロセッサ間通信リンク40を介してシステムの他の各部に接続されている。

命令ポート3004はMIMDモードにおいてはそれ自体の命令RAM10-1 (10-5,10-9または10-14) に接続され、SIMDモードにおいては、他のパラレルプロセッサの命令バスに接続される。SIMD用として構成された場合は、「マスター」SIMDパラレルプロセッサ100のみがその命令バス上にアドレスを出力する。また、命令ポート3004は転送プロセッサ11にキャッシュミス情報を伝送するのにも使用される。

グローバルポート3005は、クロスバスイッチの全長に 亘って走るパラレルプロセッサ専用のバスに固着されて いる。このバスを経て、パラレルプロセッサはクロスバ スイッチが接続されたメモリ10のどのRAMにもアクセス することができる。データの転送サイズは、一般に8,16 または32ビットである。このポートに関連するコンテン ション (競合) 検出信号3210はクロスバロジックにより ドライブされ、リトライを実行しなければならない時そ のことを指示する。

ローカルポート3006は機能的にはグローバルポート30 05と類似しているが、これがアクセスできるのは、各パラレルプロセッサに物理的に対向する位置のクロスパスイッチが接続されたRAMだけである。しかしながら、SIM Dモードにおいては、4本のローカルPPパス6を直列に接続して「共用」読み込みを指定し、すべてのパラレルプロセッサ(またはその部分集合)に同じデータを供することができる(RAM10-0,10-2,10-3または10-4の中の1つから)。その場合は、「マスター」SIMDパラレルプロセッサ100のみがデータのアドレスを供給する。

MIMD構成においては、PP (パラレルプロセッサ) プログラムをロックステップ関係で実行できるようになっている。それには、プログラマがコードの該当部分にLCK及びULCKのバウンドを付すことにより指示する。各パラレルプロセッサにつき1出力ずつからなる4つの信号3020はこれらのパラレルプロセッサ間に伝達されて、各パラレルプロセッサがこのようなコード部分に遭遇している時そのことを指示する。パラレルプロセッサはこれらの信号をテストすることによってコードを同期して実行することができる。

上に述べたように、グローバルポート3005及びローカルポート3006には、コンテンションが起こった時及びリトライが必要な時を知らせるための信号3210及び3211 (第32図) が供給される。SIMDモードの構成になっている場合は、コンテンションの問題がすべて解消されるまですべてのパラレルプロセッサは命令実行を休止しなけ

ればならない。そのために、すべてのパラレルプロセッサ間には、いずれかのパラレルプロセッサがコンテンションを検出した時アクティブ化される信号3007が伝送されるようになっている。次の命令は、この信号がイナクティブ化された時のみパラレルプロセッサによってロードされる。この信号は、「マスター」SIMDパラレルプロセッサ100がキャッシュミスを検出した時にもアクティブ化される。MIMDモード構成では、信号3007は無視される。

SIM構成の場合は、パラレルプロセッサ間にスタックコヒーレンシー(コンシステンシー)が維持されなければならない。従って、条件付きコールを行う時には、

「マスター」SIMDパラレルプロセッサ100から「スレーブ」SIMDパラレルプロセッサ101~103へその条件が真であって、「スレーブ」パラレルプロセッサ101乃至103は戻りアドレスをプッシュすべきであるということを指示する信号3008が必要である。

これ以外にSIMDコヒーレンシーが維持しなければならないのは、割込みが起こった時である。この条件を取り込むために、「マスター」SIMDパラレルプロセッサ100によってアクティブ化される信号3009があり、「スレーブ」SIMDパラレルプロセッサ101~103はこの信号を常時注視する。パラレルプロセッサ100~103はすべてこの信号がアクティブ状態の時割込み疑似命令シーケンスを実行する。

もう一つのSIMD割込み関連信号3010は、「マスター」パラレルプロセッサ100に「スレーブ」パラレルプロセッサ101~103がイネーブル化された割込みを保留しているということを示す。「スレーブ」パラレルプロセッサ101~103は、常時割込まれることを予期すべきではない 30ため、この信号によってSIMDタスクに何らかの不具合が起こったことを指示することができる。

各パラレルプロセッサには沢山の割込み信号3011が供給される。これらの割込み信号は1つのパラレルプロセッサがメッセージ伝達のために他のパラレルプロセッサにより割り込まれるのを可能にするためのものである。マスタープロセッサ12もメッセージ伝達のため同様にパラレルプロセッサに割り込むことができる。また、マスタープロセッサ12は、新しいタスクを与えるためにも各パラレルプロセッサに割込みを掛けることができる。SI 40 MDの場合、「スレープ」パラレルプロセッサ101~103中の割込みロジックはスタックコンシステンシーのためにアクティブ状態に保たれなければならず、割込みは若干異なる方法で処理されるが、これについては後述する。

パラレルプロセッサはパケット要求が必要な時、信号3012によって転送プロセッサに知らせる。転送プロセッサはパケット要求が処理された時もう一つの信号3013によってそのことを指示する。SIMD構成の場合、「マスター」パラレルプロセッサ100だけが転送プロセッサに対してパケット要求を出力する。

内部構成

パラレルプロセッサのバス構成が第30図に示されている。パラレルプロセッサは3つの主要装置、即ちプログラムフローコントロールユニット(プログラムフロー制御装置)3002、アドレスユニット3001及びデータユニット3000で構成されている。以下、これらの各装置について個別に説明する。

52

プログラムフローコントロール (PFC) ユニット3002 は、第31図に示すように、プログラムカウンタ3100に関連するロジック、即ち命令キャッシュ制御ロジック310 1、ループ制御ロジック3102、ブランチ/コールロジック3103及びPP同期ロジック3104を有する。このロジックは、パラレルプロセッサの命令RAM10-1,10-5,10-9 または10-14からのオプコードのフェッチングを制御する。また、キャッシュミスが起こると、このロジックはコードをフェッチすることができるようにセグメントアドレス及びサブセグメント番号を転送プロセッサに伝送する。

PFCユニット3002内には命令パイプライン3105がある。従って、PFCユニット3002はアドレスユニット3001及びデータユニット3000を制御するのに必要な信号3112を発生する。あるオプコードにより指定された即値データはやはり命令パイプラインから抽出され、必要に応じてデータユニットに送られる。

PFCユニット3002には、割込みイネーブル (INTEN) 31 07、割込みフラグ (INTFLG) 3106及び割込みベクトルアドレス生成ロジックも設けられている。このロジックはベクトルを読み込み、プログラムカウンタ3100及びステータスレジスタ (SR) 3108の内容をセーブし (退避させ)、また割込みルーティンへ分岐するために、アクティブな割込みを優先させ、疑似命令のシーケンスをパイプライン3105に注入する。

パケット要求ハンドシェーク信号3102及び3103もPFC ユニット3002に接続される。

PFCユニット3002はパラレルプロセッサの一部であり、その動作態様はSIMDモードの場合各パラレルプロセッサ間で異なる。「マスター」SIMDパラレルプロセッサ100は多少なりとも通常の如く動作するが、「スレーブ」パラレルプロセッサ101~103は各々のキャッシュロジック3018をディスエーブル化し、現在フラグ3109をフラッシュする。ループロジック3102、同期ロジック3104及びパケット要求信号3102、3103もディスエーブル化される。割込みロジックの動作態様は、すべてのパラレルプロセッサの動作態様が同等になるよう修正される。

第32図に示すアドレスユニット3001は同一構成の2つのサブユニット3200及び3201を有し、これらの各サブユニットは、クロスバスイッチが接続されたRAM10におけるデータ記憶場所の16ビット・バイトアドレスを生成することができる。各サブユニット内には、4つのアドレスレジスタ3202、4つのインデックスレジスタ3203、4

つの修飾子レジスタ3204、モジュロレジスタ3205及びAL U3206が設けられている。オプコードで3つの並列デー ・タアクセスが指定されると、サブユニット3200はグロー バルポート3005を介してアドレスを出力し、もう一方の サブユニット3201はローカルポート3006を介してアドレ スを出力する。アクセスが1つだけ指定された時は、単 一の共用SIMD読み込みが指定されていない限り、サブユ ニット3200,3201のどちらからアドレスが出力されても よい。単一の共用SIMD読み込みが指定されている場合 は、「ローカル」サプユニット3201よりアドレスを供給 10 する必要がある。

また、アドレスユニット3001は、グローバルバス300 5, ローカルバス3006のどちらかまたは両方にコンテンシ ョンが検出されるとリトライをサポートする機能をも有 する。

アドレス指定モードには、アドレスレジスタ修飾の有 無に従い、また短期即値によるかインデックスレジスタ によるかでプレインデキシング (PRE) 及びポストイン デキシング (POST) がある。アドレスは、さらに、2の 累乗モジュロの有無、ピット反転アドレス指定の有無、 及び共用SIMD読み込みによって、データ空間またはI/O 空間に入るよう修飾することができる。

アドレスユニット3001はまたグローバルポート3005ま たはローカルポート3006上のアライナ/抽出器 (ALIGN/ EXTRACT) 3003 (第30図) をも制御する。これらのアラ イナ/抽出器3003は基本的にはRAM10へまたはRAM10から のパイト、ハーフワードあるいはワードの転送を行わせ るパイトマルチプレクサである。また、これらのアライ ナ/抽出器3003は非整合(ただしパイト整合された)ハ ーフワードまたはワードをロードあるいは記憶させる。 必要ならば、ロードのサインエキステンション(符号拡 張) も可能である。

データユニット3000(第33図)は、8つのマルチポー トデータレジスタ3300、フル32ピットのパレルシフタ (B.S.) 3301、32ピットALU(演算・論理装置) 3302、 左右両端「1」/「1」の数ロジック3303、除算反復ロ ジック及び16×16シングルサイクル乗算器 (MULT) 3304 で構成されている。また、データ伝送のため数個のマル チプレクサ3305~3309が具備されている。

さらに、多重ピクセル演算が可能なように特殊な命令 が入れられている。ALU3302は2つまたは4つの同等の 部分に分割可能で、これらの部分により加算、減算、比 較を実行することができる。これらの演算に続いて、飽 和、最大/最小、及び透過性等を実行させるマージオペ レーションを行うことができる。これと同じロジックを 用いると、色膨張、色圧縮及びマスキング等のオペレー ションも容易化することが可能である。

データユニットの命令はすべてシングルサイクルで実 行され、またすべてレジスタ・ツー・レジスタオペレー チに接続されたメモリ10からまたはメモリ10へ、1つま たは2つの別個にコード化されたロードまたは記憶(ス トア)をデータユニットのオペレーションと並行に行う ことを可能にする。即値命令が指定されると、それはオ プコード中の並列移動を置換する。これら種々のオペレ ーションは上記8つのデータレジスタ3300以外のレジス タを用いても実行することができるが、その場合即値命 令に関しては並列移動を指定することはできない。 バス構成

第30図に示すように、パラレルプロセッサにはそのデ ータバスの全長に亘って走る4本のバス3014~3017が設 けられている。これらのバスはすべてデータの移動に用 いられ、バス数(及びレジスタの読み出しポート、書き 込みポートの数) とデータユニットのオペレーションに 許容されるソース及び行き先とのパランスを考慮して妥 当な数のバスが設けられる。

左端のバス3014は16ピットの即値データ(左/右の位 置調整及び符号拡張後) データユニット3000へ伝送す る。また、このパスは即値データをALU3302を通過さ せ、そこからレジスタ書き込みバス3016~ロードするの にも用いられる。

左から2番目のパス3015はアドレスユニット3001ある いはPFCユニット3002のいずれかのレジスタソースから データユニット3000ヘデータを伝送する。また、このバ スはグローバルポート3005を介してメモリ10へ送られる ストアのソースデータを運ぶのにも使用され、さらにAL Uオペレーションと並行して起こるレジスタ・ツー・レ ジスタ移動のソースをも運ぶ。

その右隣のバス3016は、メモリ10からグローバルポー ト3005を介していずれかのレジスタへロードするため、 及びデータユニットのオペレーションの結果をいずれか のレジスタへ書き込むのに使用される。このパスは、パ イプラインがコンテンション、同期またはキャッシュミ スの間休止する際ロードデータを一時的に保持するラッ チ3018を具備している。

右端のバス3017は、メモリ10からまたはメモリ10ヘデ ータユニットのレジスタ3300のロードまたはストアを行 うために専らローカルポート3006によって使用される。 このバスはデータユニットのレジスタ3300以外のレジス タは全くアクセスすることができない。また、このパス は、パイプラインがコンテンション、同期又はキャッシ ュミスの間休止する際ロードデータを一時的に保持する ラッチ3019を具備している。 パイプラインの概要

パラレルプロセッサのパイプラインはフェッチ、アド レス及び実行と呼ばれる3つのステージを有する。以 下、これらの各パイプラインステージについてそれぞれ

簡単に説明する。

「フェッチ」:プログラムカウンタ3100に入っている ションである。これらの命令はすべて、クロスバスイッ 50 アドレスがセグメントレジスタ3110の内容及び現在のフ ラグ3109と比較され、命令があればフェッチされる。プログラムカウンタ3100は事後インクリメントされるかまたはループスタートアドレス (LSA) 3111よりロードされる。MIMD同期がアクティブ状態であれば、命令フェッチの許可または禁止が行われる。

「アドレス」:命令が1つまたは2つのメモリアクセスを要求すると、アドレスユニット3001はこのステージの間に所要アドレスを生成する。そのアドレスの上位の5ピットはコンテンション検出/優先順位指定のためクロスパスイッチ20に供給される。

「実行」:レジスタ・ツー・レジスタのデータユニット3000のオペレーション及びその他のデータ移動はすべてこのステージ中に行われる。クロスパスイッチアドレスの上記の残りの11ビットはRAM10へ出力され、データ転送が実行される。コンテンションが検出されると、それが解消されるまでこのステージがリピートされる。プログラムカウンタ3100が行き先(即ちプランチ、コールまたはリターン)として指定されると、PC3100はこのステージ中に書き込まれ、その結果2つの命令の遅延スロットを生成する。

メモリ

各パラレルプロセッサは下記の3つの別個のメモリ空間をアクセスする:

◇64メガバイトのオフチップのワード整合メモリ空間 (オンチップキャッシュより) ;

◇64キロバイトのオンチップのクロスパスイッチに接続 されたメモリ10、この空間はデータ空間と称する; ◇64キロバイトのオンチップI/O空間、この中にはパラ メータRAM、メッセージレジスタ及びセマフォーフラグ がある。

各パラレルプロセッサ100~103のI/0空間は互いに分離されているので、コードはI/0空間をアクセスする時各パラレルプロセッサに対して一意のアドレスを計算する必要はない。従って、各パラレルプロセッサは同じ論理アドレスの自己のパラメータRAMを見ることになる。これはメッセージレジスタ及びセマフォーフラグについても同じである。しかしながら、マスタープロセッサは各パラレルプロセッサのI/0空間を一意にアドレスすることができる。

上記メモリの64キロバイトはあくまでも1つの実施例 40 であって、これを拡張したり変更したりすることが可能 なことはもちろんである。

プログラムフローコントロールユニット

プログラムフローコントロール (PFC) ユニット3002 (第31図) はほとんどフェッチパイプラインステージで動作し、命令パイプライのローディングに影響を及ぼす。しかしながら、命令パイプラインはPFCユニット300 2内にあるので、このユニットはアドレス及び実行パイプラインステージの時もアドレスユニット3001及びデータユニット3000に対して信号3112を発しなければならな 50

い。また、PFCユニット3002はアドレスユニット301から コンテンションが起こったということを示す信号を受け 取り、パイプラインを休止する。

56

キャッシュ制御

512-命令キャッシュは4つのセグメントを有し、これらの各セグメントは各々4つのサブセグメントよりなる。従って、各サブセグメントは32の命令を含むことになる。各サブセグメントには1つの現在フラグがある。プログラムカウンタ3100は24ビットであるから、セグメントレジスタ3110は各々17ビットである。また、命令オプコードは32ビット幅である。

命令RAMはアクセスするのに用いられる9ビットワードアドレスはプログラム3100の下位の7ビットとセグメントアドレス比較ロジック3113からの2ビットから作られる。この比較ロジック3113はRAMアクセスを著しく遅延させることがないよう迅速に動作しなければならない。

プログラムカウンタ3100の上位17ビットがセグメントアドレスレジスタ3110の1つと一致しない場合は、セグメントミスが起こっている。最低使用頻度のセグメントが選びだされて、ロジック3114によりトラッシュされ、そのサブセグメントの現在フラグ3109がクリアされる。しかしながら、プログラムカウンタ3100の上位17ビットがセグメントアドレスレジスタ3110の1つと一致し、それに対応するサブセグメントのフラグがセットされていないばあいは、サブセグメントミスが起こっている。

いずれかの型のキャッシュミスが起こるとパイプラインは休止され、キャッシュミス信号3115が転送プロセッサ11へ送られる。キャッシュミスアクノリッジ信号が転送プロセッサ11より供給されると、プログラムカウンタ3100の上位17ピット及び充填されるべきサブセグメントを表す4ピットが転送プロセッサバスに出力される。

(これには、パラレルプロセッサ命令バス(水平バス7)、及び転送プロセッサバス(水平バス0)の間のクロスバスイッチ接続0-3,0-8,0-13または0-18が必要である)。そして、転送プロセッサアクノリッジ信号3115はイナクティブ化される。そのサブセグメントが転送プロセッサ11によって充填されると、キャッシュフィルド信号3115がパラレルプロセッサに送られて、対応するサブセグメントの現在フラグ3109をセットし、パラレルプロセッサのキャッシュミス信号3115をイナクティブ化して、命令実行が再開される。

パラレルプロセッサがキャッシュミス要求の処理のために待機している時そのパラレルプロセッサに割込まれると、そのキャッシュミス処理は中止され、これによって望まれていないコードの不必要なフェッチを防止するようになっている。

SIMD構成においては、「スレーブ」パラレルプロセッサ101~103の現在フラグ3109がクリアされた状態に保たれ、キャッシュロジック3101は無視される。「スレー

ブ」パラレルプロセッサ101~103は、SIMD休止信号3007 がイナクティブの時は常に命令(「マスター」パラレル プロセッサ100により供給される)をパイプラインにロードする。「マスター」パラレルプロセッサのキャッシュ3101は通常の如く動作するが、これもSIMD休止信号30 07がアクティブの時は常にパイプラインを休止する。

(このような条件は「スレーブ」パラレルプロセッサ10 1~103がコンテンションを検出すると生じる)。MIMD構成においては、SIMD休止信号はすべてのプロセッサにより無視される。

パラレルプロセッサのキャッシュ3101をフラッシュする能力はマスタープロセッサ12によりアクセス可能なメモリマップドレジスタによって得ることができる。このような機能は選択されたパラレルプロセッサのすべての現在フラグをクリアする。

ループ制御

ここでは、専らアドレスユニット3001用のロジックを 用いる代わりに、コンボリューションのようなオペレー ションを速度を犠牲にすることなく適宜のアドレスによ りコード化することができるようサイクルオーバーヘッ ド零で実行する3つのネスト化されたループが設けられ ている。

この特徴をサポートするために、16ビットの3つのループエンド (LE) 値レジスタ3116~3118、16ビットの3つのループカウント (LC) レジスタ3119~3121、16ビットの3つのループリロード (LR) 値レジスタ3122~3124、及び24ビットの1つのループスタートアドレス (LSA) 値レジスタ3111等多数のレジスタが具備されている。これらの3つのループ通のスタートアドレスが共通になっているてんは制約要因であるが、この制約はもう2つ24ビットのループスタートアドレスレジスタを付加するだけで解消することができる。

ループレジスタ3111及び3116~3124をロードするのに 必要な命令の数は、ループカウンタレジスタ3119~3121 を、これに対応するループリロードレジスタ3122~3124 が書き込まれる時常に、同時にロードすることによって 減らすことができる。このやり方で最大3つの命令を節 約することができる。この場合、セープされたレジスタ を復旧する、即ち文脈スイッチ後に復旧する時は、ループリロードレジスタ3122~3124をループカウンタレジス 40 タ3119~3121よりも前に復旧しなければならない。

ステータスレジスタ3108 (第34図) には、ループを幾つアクティブ化する必要があるかを示す2ビット (ビット25,24) が用意されている。 (最大ルーピング深さビットMLD)。また別の2ビット (ビット23,22) が現在のルーピング深さを示すために用意され (現在ルーピング深さビットCLD)、2ビットディクレメンタの形で実施されている。これらのビットはループエンドアドレスレジスタ3116~3118の中のどれをプログラムカウンタ3100と比較すべきかを指示する。これらのCLDビッットはリ

58

にはMLDピット及びCLDピットを所望の値にセットしなければならない。すべてのループが完了するとCLDピットはOになる。

CLDビットはフェッチパイプラインステージの間ループロジックにより自動的にディクレメントされるから、ループ内の最後の2命令の間はステータスレジスタ3108 に書き込みを行うべきではない。

ループロジック3102がいったんアクティブ化されると (CLDピットにゼロ以外の値があることにより)、そのC LDピットにより指示される16ピットのループエンドアドレスレジスタ (3116~3118の中の1つ)が各命令フェッチの間インクレメントされていないプログラムカウンタ3100と比較される。この比較で一致の結果が得られる且つ対応するループカウンタ (3119~3121の中の1つ)が1でなければ、ループスタートアドレスレジスタ3111の内容がプログラム3100にロードされ、ループカウンタ (3119~3121の中の1つ)がディクレメントされ、MLDピットがCLDピットにコピーされる。

しかしながら、インクレメントされていないプログラムカウンタ3100とループエンドアドレスレジスタ (3116~3118) は内容が等しく、対応するループカウンタ (3119~3121) の内容が1であると、CLDビットが1だけディクレメントされ、対応するループカウンタ (3119~3121) がそれに対応するループリロードレジスタ (3122~3124の1つ) よりリロードされ、プログラム3100は次の命令へインクレメントする。

ループエンドアドレスレジスタ3116~3118は16ビットしかないから、ループは64K命令より長くてはならないということになる。また、現在使用中のループエンドアドレスレジスタ (3116~3118の中の1つ) の16ビット値の形でのループ外へのプランチまたはコールが偶然現れないかどうか注意すべきである。ユーザはCLDビットにゼロをセットしてこの点につき何ら問題がないことを確認するべきである。ループエンドアドレス比較は、ブランチまたはコールの2つの遅延スロット命令の間割込みからのリターンを助けるためにディスエーブル化される

フェッチパイプラインステージの間はループロジックが作動するから、必要ならばルーピングとMIMD同期化を結合することができる。ループの割込みは上記同様問題ではない。SIMDにおけるルーピングは「マスター」SIMDパラレルプロセッサ100のループロジックによって制御される。この場合、「スレーブ」パラレルプロセッサ101~103のループロジックは、それらのプログラムカウンタ3100は無視されるのでやはり動作可能である。

60 の同期信号を無視するので、「

上記の構成については種々の構成要素を置換した実施例が可能である。ややユーザに好意的なやり方は、3つの比較器付24ビットループエンドレジスタ及び3つの24ビットループスタートアドレスレジスタを具備することである。各ループはステータスレジスタ中の1つのビットによりイネーブル化することができる。

共通タスクに対して作用するMIMDプログラムを実行する時は、通常プロセッサ間で通信する必要がある。このシステムは、「ルース(疎)」通信のためのメッセージ伝送及びセマフォーをサポートするが、密接に結合され 10た (密結合) プログラムを実行する時は情報交換をサイクル単位ベースで行う必要がある。この場合は同期実行が役に立つ。

各パラレルプロセッサの同期ロジックSYNC/PP#3104 のレジスタには各パラレルプロセッサに対して1つずつ4ビットが設けられている。ある1つのパラレルプロセッサを同期させる他のパラレルプロセッサは、そのプロセッサのレジスタのそれらのパラレルプロセッサに対応するビットに「1」を書き込んで指示する。同期させる予定の他のプロセッサについても、これと同様に各々の20 SYNC/PP#3104のレジスタの該当するビットをセットする。

同期して実行することが望ましいコードはLCK(ロック)及びULCK(アンロック)命令でバウンドすることにより指示される。LCKに続くULCKまでの命令(ULCKを含む)は他のパラレルプロセッサとロックステップ関係で実行される。従って、同期した各パラレルプロセッサでは、LCK命令とULCK命令との間の命令は同数でなければならない。

同期されたコードが実行されていると言う情報はステータスレジスタ3108の「S」ピット (ピット26) により 記録される。このピットは、それぞれLCKまたはULCK命 令のアドレスパイプラインステージのマスターフェーズ まではセットまたはリセットされないが、LCKまたはULC K命令はスレープフェーズの間次の命令のフェッチに影響を及ぼす。このピット26は、リセットにより、またステータスレジスタ3108がプッシュされている場合は割込みによってクリアされる。

パラレルプロセッサはLCK命令(アドレスパイプラインステージのスレープフェーズによりデコードされる)に遭遇すると、同期されたコードを実行中であるということを指示する信号40を他のパラレルプロセッサ100~103に出力する。次に、パラレルプロセッサは同期関係を欲する他のパラレルプロセッサからの入力同期信号をAND処理し、その結果これらのプロセッサがすべて同期信号40を出力している時のみ次の命令がパイプラインへフェッチされる。この動作は、同期しているすべてのパラレルプロセッサは同じ一致同期信号群がアクティブ状態でなければ処理動作を行わないので、これらすべてのプロセッサで同時に実行される。そのため、異なる2つの

MIMDタスクは、各々他方の同期信号を無視するので、同時にランすることができる。

また、同期されるのは命令フェッチであるから、同期されたコードに割込みを掛けることが可能である。この割込みはパラレルプロセッサの同期信号40を直ちにイナクティブ化させる。キャッシュミス及びコンテンションはほぼ類似の結果をもたらし、ハードウェアをインステップ状態に保持する。ただし、コンテンションの場合は、コンテンションが生じた命令に続く2つの命令がパイプライン中にフェッチされてからパイプラインが休止する。

アイドル (IDLE) 命令を同期されたコードに入れて、あるパラレルプロセッサが割込みされた後その割込みルーティンから復帰するまで、同期されたすべてのパラレルプロセッサのオペレーションを休止させることも可能である。

同期されたコードに割込みを掛けることができるよう にする必要があるため、いずれか1つのプロセッサのプ ログラムカウンタPC3100を行先として指定した命令は、 すべて状態レジスタのSピットの作用を直ちにディスエ ープル化(無効化)するが(ULCK命令と同じタイミング で)、Sピットはセット状態を保持する。いったん2つ の遅延スロット命令が完了すると、Sビット(26)の作 用が再びイネーブル化(有効化)される。このメキャニ ズムによれば同期された遅延スロット命令に割込みが掛 けられなくても何ら問題はない。そのために、同期ロジ ック3104はプランチ(分岐)、コール(呼出し)及びリ ターン (復帰) を単一の命令として取り扱う (2つの遅 延スロット命令が続くPC3100ロードとして実行され る)。同期信号40は2つの遅延スロット命令の間イナク ティブ化され、これらの命令は同期信号40を見ることな くフェッチされる。LCK命令が遅延スロットに入れられ

同期の作用の仕方の一例が第23図に示されている。この場合、パラレルプロセッサ102 (PP2) とパラレルプロセッサ101 (PP1) は、A0とA1がそれぞれ各パラレルプロセッサ101及び102に同じアドレスを有していると仮定すると、各々のデータD0レジスタの内容を交換する。ここで、また、A0とA1はコンテンションを避けるために互いに異なるRAMを指示するものと仮定する。(同じRAMを指示しても有効に作動するが、余分のサイクルが必要である)。

た場合、その効果は遅延スロット命令が実行された後に 発揮される。同期されたループは、その「プランチ」は

実行ステージではなくフェッチパイプラインステージで

働くので、通常のコード同様の挙動を示す。

号40を出力している時のみ次の命令がパイプラインへフェッチされる。この動作は、同期しているすべてのパラコッチされる。この動作は、同期しているすべてのパラコッチされる。この動作は、同期に一致同期信号群がアクティブ状態でなければ処理動作を行わないので、これらすべてのプロセッサで同時に実行される。そのため、異なる2つの 50 チする時キャッシュミスを起こす。両パラレルプロセッ

Illop 違法オプコードが検出された(常 にイネーフル化される)

62

サはこのキャッシュミスが転送プロセッサ11によって処 理されるまで待機する。その後、これらのプロセッサは 同時に且つ同じようにULCKをロードする。次いでPP1が 命令4をフェッチする時にキャッシュミスを起こすが、 これらのプロセッサは今度はアンロックされているの で、PP2は妨害されることなく動作し続ける。

MIMDエラー 「マスター」SIMD PP100にのみ適 用れる。3つの「スレーブ」PP101~103のすべてのイネ ーブル化された割込みのOR(論理和)

この簡単な例は命令1と2を組合せ、また命令2と3 を組み合わせることによって更に簡単化することができ る。(即ち、LCK11 STの後にULCK11 LDWを続ける)。こ のやり方でまさしくロードは同期されるが、ここで必要 なのはそのことだけである。

Illadd 存在しないオンチップアドレスが アクセスされた

SIMDモードでの同期は、その方式自体がもともと同期 性を含んでおり、LCK及びULCK命令が目的を持たず、従 ってコード化されたとしても何ら作用しない。ステータ スレジスタ3108のSピット(26)は、たとえプログラム で「1」にセットされているとしても何の効果もない。 割込み及びリターン

コンテンション コンテンションが検出された。コ ンテンションを通常のやり方で解消した後割込みを行う 10 パケット要求 転送プロセッサがPPのパケット要 求連係リストを使い切った (イグソースト)

プログラムカウンタ3100がロードされた後において は、2つの遅延スロットの間割込みはロックアウトされ なければならない。これによってプログラムカウンタ31 ーンで回復させなければならないというような事態を防 ぐことができる。プログラムカウンタ3100のロードは遅 のようなロードを実行するような場合、ロックアウト期

マスターメッセージ マスタープロセッサ12がPPのメッ セージレジスタに書き込みを行う時生じる。

00の現在の値とプランチアドレスを共にセーブし、リタ 延スロット命令の間禁止されるが、ユーザがそれでもこ 間は延長されない。そうでないと、割込みがいつまでも ロックアウトされることが起こり得るからである。

PPOがPPのメッセージレジスタに PPO メッセージ 書き込みを行う時生じる

多くのプロセッサとステータスレジスタ3108にはグロ ーパル割込みイネーブルビット (27) (I) がある。ユ ーザは、このピットをセット/リセットすることによっ 30 てマスタータスク割込み及びILLOP (違法オプコード) 割込みを除くすべての割込みをイネーブル/ディスエー ブル化することができる。このピット (27) は、リセッ トにより、またステータスレジスタ3108がプッシュされ

割込みからのリターンはシーケンスPOP SR, POP PC, DE

LAY1, DELAY2によって実行される。この場合、ステータ

スレジスタ3108の I (27), S (26), 及びCLD (23),

(22) の各ピットはDELAY2命令の前にPOP SRによってロ

了するまで抑止される。これによってリターン完了前に

ードされるが、その作用はプランチ (POP PC) 命令が完 40

ていれば割込み疑似命令によってクリアされる。

PP1 メッセージ PP1がPPのメッセージレジスタに 書き込みを行う時生じる

作用が現れるのを防止する。 パラレルプロセッサ100~103は、各々最大16の割込み ソースを用いることができるようになっている。これら の中8つのソースは割込みが指定されており、他のソー スは将来の拡張のために残してある。ここで指定された 割込みは下記の通りである。

PP2 メッセージ PP2がPPのメッセージレジスタに **書き込みを行う時生じる**

マスタータスク マスタープロセッサがパラレルプ ロセッサ100~103に新しいタスクをランするよう要求す る(常にイネーブル化(許可)される)

PP3 メッセージ PP3がPPのメッセージレジスタに 書き込みを行う時生じる 割込みレジスタ

割込みは2つのレジスタ、即ち割込みフラグレジスタ 3106(INTFLG)及び割込みイネーブルレジスタ3107(IN TEN) によって制御される。

割込みイネーブルレジスタ3107は、各々対応するピッ トがハードワイヤードで「1」にセットされたマスター タスク及びILLOP割込みを除き、各割込み毎に個別のイ ネーブルピットを有する。このレジスタはリセットによ

りオールゼロにクリアされる (「1」にハードワイヤー ドされたピットを除く)。ビット15~ビット0は使用さ れない。

割込みフラグレジスタ3106は各割込みソース毎に個別 のイネーブルピットを有する。このフラグはそれぞれ単 一サイクルの間アクティブ化されるソース信号によりラ ッチされる。このレジスタはリセットによりオールゼロ にクリアされる。ビット15~0は使用されない。保留の マークが付されているピットも「0」にハードワイヤー ド接続される。すべてのフラグは「1」を書き込むこと によってクリアされる。「0」を書き込んでも何の効果 もない。これによって、必要ならば、割込みを生成する 代わりにフラグをソフトウェアによってポーリング及び クリアすることができるようになっている。割込みが行 われると、対応するフラグがハードウェアによって自動 的にクリアされる。フラグがソースによってセットされ ようとしており、これと同時にクリアされようとしてい る場合は、セットが優先する。

割込みフラグレジスタ3106は、ステータスレジスタ31 08のR((リストアレジスタ)ピット(19)がセットさ れておれば、通常のデータレジスタと同様「0」及び

「1」を用いて書き込むことができる。これによってタスク状態復元ルーティンは割込み状態を復元する事ができる。

ステータスレジスタ3108の I ビット (27) をセットさせることにより割込みがイネーブル化 (許可) されると、それらの割込みには優先順位が指定される。セットされるフラグを有するイネーブル化された割込みはすべて優先され、すぐ次の機会に割込みが生成される。この場合、下記のような3つの疑似命令のシーケンスが生成される:

① 割込みベクトルのアドレスを生成し、プログラムカウンタ (PC) 3100内へフェッチし (まずPCをRET 3103へコピーする)、割込みフラグレジスタ3106内のフラグを同時に再セットされる場合を除きクリアする:

② RET 3103をプッシュする;

② ステータスレジスタ (SR) 3108をプッシュし、SR31 08のS (26), I (27) 及びCLD (22), (23) ピットを クリアする。また、これらのピットに対応する動作、機能を実行ステージが完了するまでディスエーブル化する。

コンテンション解消は、上記シーケンスによりサポートされなければならないので、実行には3サイクル以上が必要な場合がある。同様に、割込みルーティンの最初の2つの命令のどちらかに対するキャッシュミスは、パイプラインを休止させる。

割込みベクトルはパラレルプロセッサ自体のパラメータRAM10よりフェッチされる。これらのベクトルは、パラレルプロセッサ100~103の各々に対して同じ論理アドレスに存在するから、これらの各パラレルプロセッサ100~103の割込みロジックは同じベクトルアドレスを生成30する。

割込みルーティンの最初の2つの命令はどちらもLCK 命令であってはならないと言うのはパイプライン処理のためである。同様の理由で、上記の第3の疑似命令の実行ステージが完了するまで割込みロジックは割込み3106、同期ロジック3104及びループロジック3102をディスエーブル化しなければならない。これによって割込みルーティンの最初の2つの命令のフェッチングの間これらのロジックの機能がアクティブ化されるのを防いでいる。

割込みは、SIMDモードの場合MIMDモードの場合とは幾分異なる扱いがなされる。SIMDモードにおいては、スタックコヒーレンシーを維持するために、「マスター」パラレルプロセッサ100からスレープ」パラレルプロセッサ101~103へは割込みを受けているということを指示する信号が送られる。この信号は「スレーブ」パラレルプロセッサ101~103に各々の割込み疑似命令のシーケンスを実行させる。プログラムカウンタ3100はいずれにしても無視されるので、どの割込みベクトルをフェッチするかは全く問題ではない。

また、SIMM構成では、逆に「マスター」パラレルプロセッサ100へ「スレーブ」パラレルプロセッサ101~103がイネーブル化された割込み事象を検出したということを示す信号を送る必要がある。その事象は、例えばコンテンション、違法アドレスアクセスあるいはメッセージ割込み等である。これらはいずれもエラーとなることはほとんど確実であるから、それらの事象は「マスター」パラレルプロセッサ100上で唯一の割込みレベルにより処理される。「スレーブ」パラレルプロセッサ101~103から「マスター」パラレルプロセッサ100~1つの信号3

010が供給されているが、これは全部の「スレーブ」パラレルプロセッサ101~103のイネーブル化割込みの論理和 (OR) 信号である。割込みを出しているスレーブ101~103は、「マスター」・ツー・「スレーブ」への割込み信号3009が有効(アクティブ)になるまで割込み疑似命令を実行しない。

SIMD休止信号3007がアクティブの時割込みが発生すると(「マスター」パラレルプロセッサ100より)、「マスター」・ツー・「スレーブ」割込み信号3009の送出は、休止の原因が取り除かれるまで遅延される。休止の原因がキャッシュミスであるば、そのキャッシュミスが解消されるとすぐに割込みを行うことができる。ブランチ及びコール

プランチ及びコールはプログラムカウンタ (PC) 3100 に書き込みを行うことにより実行される。PC3100は他のパラレルプロセッサのレジスタと同様にアドレス指定可能なレジスタであり、プランチアドレスはPC3100に書き込まれ、PC+1という値がリターンアドレスレジスタ (RET) 3103にコピーされる。これはプランチが実際はコールであったばあいのリターンのために必要な値である。次に、このRETレジスタ3103は、コールの中に組み入れるために遅延スロット命令のいずれかによってスタック状にプッシュされるようプログラムされる。条件付きコールができるようにするために、条件付きでリターンアドレスをプッシュする命令が用意されている。これはプランチが行われている場合に実行されるだけである。

前にも述べたように、プログラムカウンタ3100を行き 先として指定する命令は、2番目の遅延命令がフェッチ されるまで割込みをロックアウトする。これによってブ ランチアドレスまたはリターンアドレスあるいはその両 方が消失してまうような問題を防止することができる。 上記の期間中は同期もディスエーブル化されるが、これ についても既に述べた。ループロジック3102が余りにも 早くアクティブ化されることによる割込みからのリター ンに付随する問題を防ぐため、上記2つの遅延スロット 命令の間はループエンドアドレス比較もディスエーブル 化される。

ステータスレジスタ

50 ステータスレジスタ3108はPFCユニット内に設けら

み用いられる。

れ、構成は第34図に示されている。以下、各ピットの機 能について説明する。

先ず、N(否定ビット) (31) は結果が否定の時一部 の命令によりセットされる。ソフトウェアでのこのピッ トへの書き込みは通常の否定結果セッティング機構をオ ーパーライドする。

C (キャリービット) (30) はキャリーが起こった時 一部の命令によりセットされる。ソフトウェアでのこの ピットへの書き込みは通常の結果キャリーセッティング 機構をオーバーライドする。

V (オーパーフローピット) (29) はオーバーフロー が起こった時一部の命令により書き込まれる。これは永 **外ラッチされるオーバーフローではない。このピットの** 値は、これをセット/リセットする次の命令が実行され るまでしか保持されない。ソフトウェアでのこのピット への書き込みは通常の結果オーバーフローセッティング 機構をオーパーライドする。

乙(ゼロビット) (28) は結果がゼロの時一部の命令 によりセットされる。ソフトウェアでのこのピットへの **書き込みは通常のゼロ結果セッティング機構をオーバー 20** ライドする。

I (割込みイネープルピット) (27) は、グローバル 割込みイネーブルビットで、リセット及び割込みにより ゼロにセットされる。これは割込みイネーブルビットが セットされたすべての割込みを許可する。通常のパイプ ライン遅延のために、このピットの値の変更は実行ステ ージが完了するまで何の効果ももたらさない。

S(同期コード実行ビット)(26)は、同期MIMDコー ド実行が稼働中であることを示すビットで、リセット及 び割込みによりゼロにセットされる。命令は、同期ロジ 30 ックSYNC/PP# 3104のレジスタ中の同期 (SYNC) ピット により指示されるすべてのパラレルプロセッサがアクテ ィブな同期信号40を出力している時にフェッチされるだ けである。このビットの値はSIMD構成では無視される。

MLD (最大ルーピング深さピット) (24) 及び (25) は、何種類のレベルのループロジックが稼働しているか を示すビットで、リセットによりゼロにセットされる。 00はルーピングがないことを示し、01はループ1だけ、 10はループ1と2、11は3つのループ全部がアクティブ であることをそれぞれ示す。

CLD(現ルーピング深さピット) (22) 及び (23) は、現在どのループエンドレジスタがプログラムカウン タと比較されているかを指示するピットで、リセットに よりゼロにセットされる。00はルーピングがないことを 示し、01はループエンド1、10はループエンド2、11は ループエンド3をそれぞれ示す。これらのピットは、リ セットによりゼロにセットされ、ステータスレジスタ31 08がプッシュされていれば割込みによりゼロにセットさ れる。

後ハードウェアの状態を復元する時に用いられるビット で、リセットによりゼロにセットされる。このビット は、「1」にセットされていると、通常のレジスタと同 様に「1」及び「0」による割込みフラグレジスタ3106 への書き込みを可能にし、またメッセージレジスタを新 しいメッセージ割込みを生じさせることなく復元させ る。このビットは、また、同様の理由でステータスレジ スタ3108のQビット(17)への書き込みを許可する。従 って、このRピット(19) はタスク復元ルーティンでの

66

U(アップグレードパケット要求優先順位ピット)

(18) は、通常のバックグラウンド優先順位のパケット 要求をフォアグラウンドに上げるのに用いられ、リセッ トによってゼロにセットされる。このビットの値は転送 プロセッサ11へ伝送され、Qピットの値と共に転送要求 の優先順位を決定するために用いられる。このビットは ソフトウェアによりリセットされるまでセット状態に保 持される。

Q (待機パケット要求ピット) (17) は、パラレルプ ロセッサがパケット要求の待機中であるということを示 すビットで、リセットによりゼロにセットされる。この ピットはステータスレジスタ3108のPピット (16) に 「1」が書き込まれた1サイクル後にセットされる。こ のピット(18)の値は転送プロセッサ11に伝送され、U ピットの値と共に転送要求の優先順位を決定するのに用 いられる。このビットは、パラレルプロセッサのパケッ ト要求の連係リストがいったん使い切られると、転送プ ロセッサ11によりクリアされる。このピットが転送プロ セッサ11がこれをクリアしようとするのと同時にソフト ウェアが (Pピット (16) を介して) これをセットしよ うとしている場合は、セットが優先される。このビット への直接書き込みは、ステータスレジスタ3108のR ビッ ト(19)が、「1」または「0」を書き込むことができ る時、セットされていない限り何の作用ももたらさな い。このピットは不必要なパケット要求をデキューする のに用いることができるが、割り込まれたタスクを復元 するのにより多く必要である。

P (パケット要求ピット) (16) は、ステータスレジ スタ3108のQビット(17)をセットするのに用いられる ワンショットの短サイクルピットであり、リセットによ ってゼロにセットされる。このビットは転送プロセッサ 11へパケット要求を発動させる。このP/Qビットメキャ ニズムは、パケット要求が読み出しと書き込みの間に転 送プロセッサ11によりクリアされている場合に、偶発的 にパケット要求を発動させることなくステータスレジス タ3108上で読み出しー変更一書き込みオペレーションが できるようにするためのものである。

ステータスレジスタ3108の使用されていないピットは すべて「0」として読まれる。将来とも装置互換性 (デ R (復元レジスタピット) (19) は、タスクスイッチ 50 パイスコンパティビリティ) を維持するために、これら 未使用ビットには「0」のみを書き込むべきである。 同期インディケータ

4つの同期(SYNC)ビットはMIMDパラレルプロセッサをどのパラレルプロセッサに同期させたいかを指示するために用いられ、リセットによってゼロにセットされる。LCK及びULCK命令によりパウンドされたコードを実行する時は、対応する同期ビットの「1」により指示されたすべてのプロセッサが同期信号40を出力しない限り、命令フェッチは処理されない。これらのビットの値はSIMD構成では無視される。

2つのPP#ビットはパラレルプロセッサ100~103の各々に一意的に割り当てられている。これらのビットは、ソフトウェアがどのパラレルプロセッサをランしているのかを判断することができるよう、従って正しい一意アドレスを計算できるようハードワイヤード方式になっている。これらのビットへ書き込みを行っても何の作用ももたらさない。

これらのピットのコーディングは、00--パラレルプロセッサ (PP) 0 100,01--PP1 101,10--PP2 102及び11-PP3 103という関係になっている。PP0 100は「マ 20スター」SIMDである。これに対応するパラレルプロセッサのローカルクロスバスイッチRAMのスタートアドレスは:0000h--PP0 100,2000h--PP1 101,4000h--P2 1 02及び6000h--PP3 103である。

パイプライン制御はそれほど簡単ではない。その理由 は、下記のように沢山の並行オペレーションが互いに関 係し合っているからである。

対応するキャッシュ管理による命令フェッチ;

色々なアドレス指定方式によるアドレス生成;

独立のコンテンション解消によるクロスパスイッチア クセス:

メモリ転送:

プログラムカウンタロード/インクレメントによるループアドレス比較;

ループカウントディクレメント/リロード;

ルーピング深さディクレメント/ロード;

マルチプライ:

シフト;

加算/減算:

他のパラレルプロセッサとの同期:

割込み検出/優先順位指定。

線形コードの端的な実行において「異常」を生じさせるパイプライン「事象」は下記の通りである;

命令キャッシュミス:

グローバルバスまたはローカルバスあるいはその双方 におけるコンテンション;

ループ;

ブランチ及びコール;

割込み;

アイドリング;

同期。

以下、これらの事象について図解的に説明する。以下の説明中「pc+1」及び「pc」という略号は、それぞれ、プログラムカウンタ3100が正常にインクレメントされるか、されないかを示す。マーキングしてあるパイプライン境界は、スレーブクロックフェーズ及びこれに続くマスタークロックフェーズ、即ち1 s:m 1よりなるステージである。サイクルを何回でも繰り返すことができる場合は「1……1」で示してある。

68

10 キャッシュミスパイプラインシーケンス

第35図にキャッシュミス用のパイプラインシーケンスを示す。この場合、キャッシュミスはスレーズフェーズの間に検出され、これによってパラレルプロセッサの同期信号40がイナクティブになり、SIMD休止信号3007がアクティブになり、プログラムカウンタ3100はインクレメントされず、パイプライン3105はロードされない。パイプラインは休止する。前の命令はそのままアドレスを生成し続けるが、アドレスレジスタ3202は変更されない。その前の命令はそのままデータユニットのオペレーションをリピートし続けるが、結果は記憶していない。しかしながら、クロスパスイッチアクセスは、ストアの場合はメモリに対して、またロードの場合は一時保持ラッチ3018及び3019に対してコンプリートに行われる。これらのアクセスは、それ以後の実行ステージの反復時には実行されない。

キャッシュミス処理要求信号3115は転送プロセッサ11 へ送られる。パラレルプロセッサ100~103はその信号の受信応答(アクノリッジ)が得られるまで待機し、受信応答が得られたならばキャッシュミス情報を転送プロセ 30 ッサ11へ転送する。そして、パラレルプロセッサ100~1 03は現フラグが転送プロセッサ11からの信号によってセットされるまで再度待機する。現フラグがいったんセットされると、同期信号40は再度アクティブになることができ、SIMD休止信号3007がイナクティブになって、命令フェッチング及びPC3100のインクレメント動作を再開することができる。これによってアドレスユニット3001及びデータユニット3000はリリースされて、各々のオペレーションを完了する。また、一時保持ラッチ3018及び3019から各々の行き先レジスタへのロードがコンプリート40 に行われる。

キャッシュミス中に割込みが起こったとすると(これは定義によってPC3100のロード後2つの遅延スロット命令中には起こらない)、キャッシュミス処理要求信号3115をイナクティブにすることによりそのキャッシュミスは打ち切られる。これによって、その時必要ではないかも知れないコードがフェッチされるのを待つような無駄を防ぐ。転送プロセッサ11は、キャッシュミス処理要求信号3115がイナクティブになったこを検知すると、キャッシュミス処理の実行を中止する。

50 コンテンション解消パイプラインシーケンス

コンテンション解消のためのパイプラインシーケンスを第36図に示す。この例では、ローカルバス3006及びグローバルバス3005の両方でコンテンションが見られる。ここで、コンテンションは、2つ以上のパラレルプロセッサのローカルポート3006またはグローバルポート3005あるいはその両方が同じメモリ内にあるアドレスを同時に出力している状態と定義される。それらの対象はロードまたはストアあるいはその両方の如何なる組合せでもよい。コンテンションは、実行パイプラインステージのステープフェーズの間にクロスバスイッチまたは信号32 10及び3212によりローカルポート3006及びグローバルポート3005のロジックへ知らされる。パラレルプロセッサの同期信号40はイナクティブになり、SIMD休止信号3007はアクティブになる。

実行パイプラインステージがリピートされ、ポート30 05及び3006はアドレスパイプラインステージでアドレス ユニットにラッチされたアドレスをそれぞれ再出力する。これが首尾よく行われると、メモリ10へストアがコンプリートし、一時保持ラッチへロードがコンプリートする。実際は、ローラだけは第1ポートの保持ラッチ30 20 18及び3019に対して行われ、コンテンションを解消する。第2ポートは、ロードの場合、直接行き先レジスタの中へコンプリートすることができる。

この例では、ローカルバス3006は最初のリトライで成功する。それがストアの場合は、そのままメモリ10へ入り、ロードであれば、データは一時保持ラッチ3019へ書き込まれる。この例のグローバルバス3005は2回リトライしてからやっと転送に進事ができる。

リトライが実行される一方で命令フェッチングは終わっている。コンテンションが検出される前に次の命令が 30 フェッチされたが、コンテンションが完全に解消されるまで実行は開始されない。次の命令が繰り返しフェッチされるが、パイプラインにはロードされない。

コンテンションが解消されると、同期信号40は再度アクティブになることができ、SIMの信号3007はイナクティブになり、命令フェッチングの再開が可能となる。 ループ制御パイプラインシーケンス

ループ制御のためのパイプラインシーケンスが第37図に示されている。この例では、ループは1つだけ定義されている(ループエンドレジスタ1 (3116), ループカ 40 ウントレジスタ1 (3119) 及びループリロードレジスタ1 (3122)を用いる)。このループは2つの命令を含んでおり、ループ開始前のカウンタ値は2である。これらの原理は3つのすべてのループにも適用可能である。

図示の例では、プログラムカウンタ3100が(スレーブフェーズの間に)ループエンドレジスタ3116と内容が等しいことが判明すると、ループカウンタ3119は「1」と比較される。これは等しくないから、プログラムカウンタ3100はスタートアドレスレジスタ3111よりリロードされ、ループカウンタ3119は1だけディクリメントされ、

現ルーピング深さビット3108 (ビット (22) 及び (2 3)) が最大ルーピング深さビット3108 (ビット (24) 及び (25)) よりリロードされる (この例では、CLDビットは変化しない)。

次に、ループ再度リピートされるが、今度はループの終わりが検出され、ループカウンタ3119は「1」であるので、プログラムカウンタ3100は、スタートアドレスレジスタ3111よりロードされる代わりに、次の命令にインクレメントされる。ループカウンタ3119はループリロードレジスタ3122よりリロードされ、現ルーピング深さビット3108(ピット(22)及び(23))は1だけディクレメントされる。

プランチまたはコールのためのパイプラインシーケンスは第38図に示されている。プランチアドレスがプログラムカウンタ3100に書き込まれると、PC+1の値(スレープフェーズ中に計算される)がRET3103にロードされる。これは2番目の遅延命令後の命令のアドレスであり、コールのリターンアドレスである。

プランチアドレスは、レジスタから24ビットの即値であるいはプログラムカウンタ3100の現在値に24ビットのインデックスを加えることにより得ることができる。

ブランチアドレス及びリターンアドレスをセーブするについての問題は割込みが遅延スロット命令の間に許可された場合に生じる。このような問題を防ぐために、2つの遅延スロット命令のフェッチパイパラインステージの間割込みはロックアウトされる。それには、アドレスパイプラインステージのスレーブフェーズの間にプログラムカウンタ3100の行き先をデコードする必要がある。割込みのロックアウトは、2つの遅延スロット命令がフェッチされるまでは条件はテスト不可能であるため、条件付きブランチを伴う。

同期の所で説明したように、ブランチ及びコールは同期に関する限り1つの命令として扱われる。従って、同期信号40は2つの遅延スロット命令の間図示のタイミングでイナクティブになる。これは、条件に関わらず、条件付きブランチ及びコールについても同じである。

また、条件付きコールは条件付きブランチが入れられた場合にのみRET3103 (リターンアドレス) をプッシュすることにより行われるから、SIMDでの条件付きコール は、「スレーブ」パラレルプロセッサ101~103はそのブランチが入れられているかどうかを知らないことから、問題が生じる可能性がある。そのため、これらのパラレルプロセッサ101~103はRET313をプッシュすべきかどうかを知らず、スタックコンシステンシーを招来する結果ともなる。この問題を解決するために、「マスター」SI MDパラレルプロセッサ100から「スレーブ」パラレルプロセッサ101~103~「SIMDブランチ入り」という信号3008が出力され、スレーブプロセッサはこの信号をPRET命令でRET 3103をプッシュすべきか否かを判断するために 使用する。この信号は、図示のタイミングでアクティブ

になる(あるいはイナクティブ状態のままである)。 割込み

第39図に割込み用のパイプラインシーケンスが示され ている。このシーケンスはMIMDまたはSIMDにおける何ら かのハードウェア用のものであるが、割込みソースが 「スレーブ」パラレルプロセッサ101~103であれば、こ のシーケンスは図示の如く、「スレーブ」PP・ツー・ 「マスター」PP割込み信号3010によってキックオフされ る。「スレープ」パラレルプロセッサ101~103は、図示 のように、「マスター」パラレルプロセッサ100が「マ スター」・ツー・「スレープ」PP割込み信号3009を出力 するまで待機する。

イネーブル化された割込みが検出されると、疑似命令 のシーケンスが開始される。最初の命令は割込みベクト ルアドレスを計算し、そのベクトルをプログラムカウン タ3100へフェッチし、プログラムカウンタの旧値(リタ ーンアドレス) をRET3103にコピーする。2番目の命令 はRET3103をプッシュする。3番目の命令はステータス レジスタ3108をプッシュし、そのS, I及びCLDビットをク リアする。

割込みルーティンの最初の2つの命令は、ステータス レジスタ3108がプッシュされ、そのS, I及びCLDビットが クリアされる前にフェッチされる。従って、これらのS, I及びCLDピットの機能は、ステータスレジスタ3108がプ ッシュされ、S, I及びCLDビットがクリアされるまで割込 みロジックによってディスエーブル化される。 アイドルパイプラインシーケンス

第40図にアイドル命令用のパイプラインシーケンスが 示されている。アイドル命令は、そのアドレスパイプラ インステージのスレープフェーズの終わり以前にデコー 30 ドされ、プログラムカウンタ3100がインクレメントされ るのを止める共に、パイプラインに次の命令がロードさ れるのを止める。MIMD休止信号はイナクティブになり、 SIMD休止信号がアクティブ化される。命令フェッチング は、割込みロジックがイネーブル化された(許可され た) 割込みを検出するまで停止する。そのため、イネー ブル化された割込みが検出されると疑似命令のシーケン スはキックオフされる。割込みソースが「スレープ」SI MDパラレルプロセッサ101~103から発せされた場合、割 込みシーケンスは、「マスター」・ツー・「スレープ」 PP割込み信号3009がアクティブになるまでキックオフさ れない。

並列転送がアイドル命令でコードかされている場合 は、それらの並列転送は割込みが起こった時割込みルー ティンが実行される前に行われる。 同期

入力される同期信号が有効になるまで待機する同期MI MDまたはSIMD用のシーケンスが第41図に示されている。 次の命令は、所望のすべてのパラレルプロセッサがアク ティブな同期信号を出力するまで命令パイプラインには 50 外は同じであるから、どちらか一方についてだけ説明ば

フェッチされない。 アドレスユニット

アドレスユニット3001内のロジックは圧倒的にアドレ スパイプラインステージで稼働して、実行ステージでク ロスバスイッチが接続されたメモリ10のアクセスに必要 なアドレスを計算する。しかしながら、実行ステージの メモリアクセスは、2つのポート3005及び3006のクロス パスイッチコンテンションを独立に解決しなければなら ないので、これもやはりアドレスユニットの制御下にあ る。そのため、コンテンションの解消が行われている間 はパイプラインを休止させるためにアドレスユニット30 01からPFCユニット3002へフィードバックが用意されて いる。また、実行ステージの間にレジスタアクセスとア ライナ/抽出器3003のオペレーションを実行する制御ロ ジックも設けられている。

72

第32図にアドレスユニット3001のブロック図を示す。 この図から明らかなように、このユニットの主部は、同 一構成の2つの16ピットサブユニット3200及び3201から なり、サブユニット3200はレジスタAO-A3 3202からア ドレスを生成し、サブユニット3201はレジスタA4-A7 3 207よりアドレスを生成する。これら2つのサブユニッ トは、それぞれ3200をグローバルサプユニット、3201を ローカルサブユニットと称する。

ローカルサプユニット3201は幾分誤称と言えなくもな い。と言うのは、単一メモリアクセスが指定され、それ が共用SIMDロードではない場合は、そのアクセスはサブ ユニット3200からでも3201からでも出すことができ、グ ローバルバス3005を介して行われることになるからであ る。そのために、マルチプレクサ3212~3214がこれらの サブユニットの外部に設けられている。2つの並列アク セスが指定された場合は、それらのアクセスはそれぞれ 対応する名称のサブユニットより出される。共用SIMDモ ード(ローカルポート3006を介する)はローカルサブユ ニットを用いなければならない。

これらのサプユニット3200及び3201は16ピットアドレ スで動作し且つ16ビットアドレスを生成するが、ユーザ ソフトウェアは、将来設計ではより大きなアドレスを生 成し得るサプユニットを具備することも考えられるの で、FFFFhから0000hへあるいはこの逆向きのローリング をベースとするものものであってはならない。

通常のパイプライン遅延は、命令により変更されるア ドレスレジスタ3202及び3220、インデックスレジスタ32 03及び3223、修飾子レジスタ3204及び3224あるいはモジ ュロレジスタ3205または3225は次の命令によって参照す ることができないという制約をユーザに強いる。これら のレジスタは次の次の命令によって参照することが可能 である。そのため割込みが起こっても望ましくない結果 を来すことはない。

グローバルサブユニット3200と3201はレジスタ番号以

充分であろう。ただし、接続の仕方及び使い方には両者間に若干の違いがあるので、これを重点的に説明するが、内部構造は両サブユニット共同じである。

各サブユニット内には4つの16ピットアドレスレジスタ3202 (A0-A3) または (A4-A7) が具備されている。これらのレジスタには間接アドレスが入っており、その内容は不変のまま使用されるかまたはこれにインデックスが付加される。インデックスを付加する場合は、レジスタ3202の前の値を索引付け(インデキシング)により得られた値に置換するやり方を選んでもよい。

アドレスレジスタ33202内の値は、転送されたデータサイズに関係なくパイトアドレスとみなされる。未整合ワードまたはハーフワードの転送は個々にコードできるがそれには2つの命令が必要である。それについては後に述べる。

パラレルプロセッサ100~103のアドレスアクセスはすべてアドレスレジスタ3202または3222をソースとしなければならない。オプコード内の即値アドレスをコード化する能力は具備されていない。これは、SIMDタスクが通常各パラレルプロセッサについて同一アドレスを指定し 20たがることはないので、重要性は低いと考えられる。また、そのような能力は、MIMDアルゴリズムはどのパラレルプロセッサでもランできるように審かれるべきであるから、MIMDにとってもやはり重要性は低いと思われる。

アドレスレジスタA7 3227はスタックポインタとして リザープされている。このアドレスレジスタは他のアド レスレジスタ3202あるいは3222と同様に参照することが できるが、レジスタA7の内容を調節する場合は、割込み がいつでも起こり得るので注意しなければならないこと は明らかである。PUSH, POP及び割込みはプッシュを事前 30 インクレメントとして、またポップを事後インクレメン トとして扱う。

各サブユニット3200または3201内には16ビットの4つのインデックスレジスタ (X0-X3) 3203及び (X4-X7) 3223が具備されている。これらのインデックスレジスタの内容は、索引付アドレス指定を行うために、指定されたアドレスレジスタ3202または3222の内容に対して加算または減算するべくオプコードによって要求することができる。この加算/減算はアドレスがクロスバスイッチ20に送出される前または後に実行することにより、それ40ぞれ事前または事後インデキシングを行うことができる。事前インデキシングにより生成されたアドレスはアドレスレジスタ3202または3222に戻してストアするやり方を選ぶこともできる。事後インデキシングについては必ずこのやり方によらなければならない。

オプコードによってアクセスが1つだけ指定された場合は、アドレスレジスタ3202または3222と同じサブユニット内の4つのインデックスレジスタ3203または3223の中の1つ(例えばA0とX2, A6とX4,・・)をインデックスソースとして指定することができる。指定可能なインデキ 50

シングモードは事前または事後、加算または減算で、ア ドレスレジスタ3202または3222の変更を伴う場合と伴わ ない場合とがある。

2つの並列アクセスが指定された場合は、アドレスレジスタ3202または3222と同じ接尾辞を有するインデックスレジスタ3203または3223が用いられ(例えばA2とX2, A5とX5)、事後一加算インデキシングのみが可能である。

インデックスレジスタ3203及び3223の内容値は、転送 10 中のデータサイズに関わらず、常にバイトアドレスとし て解釈される。

インデックスレジスタインデキシングの代替的インデキシング方法としては、短即値インデキシングまたは暗黙即値インデキシングがある。短即値インデキシングはアクセスが1つだけ指定された場合に可能で、インデックスとして3ビットの短即値を使用することができる。インデックスレジスタインデキシングのモードは事前または事後、加算または減算でアドレスレジスタ3202または3222の変更を伴う場合と伴わない場合がある。

2つの並列アクセスがコード化されている場合は、事後インデキシングによる+1の暗黙即値、及び事前インデキシングによる-1の暗黙即値だけが指定可能である。これらを指定すると、2つの並行アクセスが並列転送がコード化されていても8,16または32ピットのスタックをアクセスすることができる。

短即値または暗黙即値インデキシングを指定する場合、即値は指定されたワードサイズが8,16または32ピットの中の何れであるかによってシフタ3208又は3228により左へ0,1または2ピットシフトされてからアドレスレジスタ3202または3222より読み出された値に加えられる。従って、短即値インデックスは0~7「単位」であり、暗黙即値インデックスは+/-1「単位」である。ただし、ここで「単位」はデータサイズである。アドレスレジスタは常にバイトアドレスを有するため、シフトされない

各アドレスレジスタ (AO-A3) 3202または (A4-A7) 3222には8ピットのアドレス修飾子レジスタ (QO-Q3) 3206または (Q4-Q7) 3224が具備されている。これらの修飾子レジスタは、オプコードに組み入れることのできないアクセスに必要な補助的情報を記憶する。この種の情報は、通常、サイクル単位ベースで変更する必要はない

レジスタA7 3227はスタックポインタとして用いるよう割当てられているため、レジスタQ7 3229のピット6~0はそれぞれハードワイヤードにより0000010に接続されている。以下、Qレジスタ3204及び3224の個々のピットの機能について説明する。

パラレルプロセッサのアドレス空間は2つの半部に分けられる。即ち、データ空間(クロスバスイッチが接続されたメモリ10)及びI/0空間(パラメータRAM、メッセ

ージレジスタ及びセマフォーフラグ) である。このビットが「1」の場合、。アクセスはI/0空間に対してなされる。このビットの「0」はクロスバスイッチが接続されたRAM10へのアクセスを指示する。

2の累乗モジュロビットが「1」になっていると、そのビットはサブユニット3200または3201対応するモジュロレジスタMO 3205またはM4 3225中の「1」(「1」が複数の場合もある)により指示された位置でアドレス加算器3206または3226上のキャリーパスをブレークしたいということを示している。これによって、2の累乗次元マトリクスアドレス指定を行うことができる。このビットが「0」の場合、アドレス加算器3206または3226は普通の16ビット加算器/減算器として動作する。

逆キャリーアドレス指定ビットが「1」にセットされていると、逆キャリーアドレス指定がイネーブル化される。これはアドレス加算器/減算器3206または3226のキャリーバスの向きを逆転させる。2の累乗インデックス(例えば8,16,32等)により索引付アドレス指定方式を指定する場合、これにはFFTやDCTで必要なようにして計数するという作用がある。このビットが「0」であると、アドレス加算器3206または3226は普通の16ビット加算器/減算器として動作する。

共用SIMDロードビットは、「1」にセットされると、 ロードが指定される場合それは共用SIMDロードであるべ きであるということを指示する。このピットは、共用SI MDロードの性格の故に、「マスター」SIMDパラレルプロ セッサ100がロードを指定する時、このプロセッサのQ4 -Q6 3224だけに関係する。これは、パラレルプロセッ サのローカルバス3006を、ロードの持続時間中、直列接 続させる。このビットが「O」であると、共用SIMDロー ド機能はディスエーブル化される。このビットを「スレ ーブ」パラレルプロセッサ100~103、あるいは「マスタ ー」SIMDパラレルプロセッサのQ4-Q6以外でセットして も何ら効果はない。ストアはこのビット値によって左右 されない。符号拡張ピットが「1」にセットされると、 ハーフワードまたはパイトのロードは、ピット15または ピット7をパラレルプロセッサのレジスタにロードされ た時すべての再上位ピットにコピーさせる。これはアラ イナ/抽出器の機能である。このピットが「0」の場 合、再上位ピットにはすべて「0」が入れられる。

2つのサイズビットは転送されるデータのサイズを指定する。コーディングの内容は、00--8ビット、01--16ビット、10--32ビット、11--逆向きとする。これらのビットはアライナ/抽出器3003、ストアに対するバイトストローブ、及び符号拡張機能を制御する。

アドレス演算論理装置 (ALU) 3206及び3226は、キャリーパスの方向を逆転することができるあるいはキャリーパスをプレークすることができるという点以外は、通常の16ビット加算器/減算器である。

インプレースFFTを行う場合、ソースデータあるいは

結果のアドレスはアクセス困難となるほどスクランブルされる。しかしながら、この場合のスクランブリングには、アドレス加算器3206または3226のキャリーパスの向きを逆にすればかなり容易にスクランブル状態から回復する(アンスクランブリング)ことができるというような秩序がある。DSP共通のこの特徴は通常逆キャリーアドレス指定方式またはビット逆転アドレス指定方式と呼ばれる。

FFTポイント数を2で割った数の2の累乗数に等しい2の累乗インデックス (例えば8,16,32,···) が逆キャリーリップルパスを用いてアドレスレジスタ3202または3222からのアドレスに加算される。その結果の値はアドレスとして用いられ、アドレスレジスタ3202または3222に記憶される。これによってデータをアンスクランプルするのに必要なアドレスのシーケンスが生成される。例えば、インデックスが8で、アドレスレジスタの初期値が0であるとすると、0,8,4,C,2,A,6,E,1,9,5,D,3,B,7,Fのシーケンスが生成される。

逆キャリーの特徴は、2の累乗以外のどのようなイン 20 デックスについても用いうるが、有用な結果がもたらさ れるとは限らない。この特徴は、指定されたAレジスタ に対応するQレジスタ3204または3224の逆キャリービッ ト「1」にセットされている場合のみ有効となる。

クロスパメモリ10の周りにデータを分散させる時は、連続データをアクセスし、境界条件を処理し、あるいはアレイされたデータをアドレスするために、特定の次元で「ラップアラウンド」が必要になる状況が充分起こり得る。これを容易にサポートするために、アドレス加算器3206または3226のキャリーパスを1つまたは2つ以上の選択された場所でプレークする能力が具備されている。

このようなブレークの場所はモジュロレジスタMO 320 5またはM4 3225によって決定される。モジュロレジスタのビットnに「1」が入っていると、アドレス加算器のビットn-1とnの間でキャリーパスがブレークされる。これによると、2nモジュロバッファが実施可能である。モジュロレジスタ3205または3225には所望通りに幾つでも「1」をプログラムによって入れることができる。これによって、各次元が2の累乗の係数値であるとして、多次元アレイを実施することができる。

この特徴は、指定されたアドレスレジスタ3202または 3222に対応する修飾子レジスタ3204または3224の2の累 乗のモジュロビットが「1」にセットされている時のみ アクティブとなる。その他の場合は、通常の線形アドレス指定方式が適用される。

ローカルポート及びグローバルポート

グローバルポート3005及びローカルポート3006の主た る特徴はアライナ/抽出器3003である。アライナ/抽出 器は8ビット、16ビット及び32ビットデータ、符号拡 50 張、非整合アクセス及び共用SIMDロードを扱う。これら の機能を果たすため、アライナ/抽出器3003は、基本的には、必要なオペレーションを得るために接続された一群のマルチプレクサよりなる。グローバルポート3005及びローカルポート3006は各々独立に動作し、従って、どちらか一方についてした説明は他方のポートについても当てはまる。ただし、共用SIMDロードは例外で、これについては以下に説明する。

ロードまたはストアのデータサイズは、指定されたアドレスレジスタ3202または3222に対応する修飾子レジスタ3204または3224内で定義される。有効に選択し得るデ 10 ータサイズのビット数は8,16または32ビットである。このように、データサイズは、どのアドレスレジスタ3202または3220がアクセスされているか及び修飾子レジスタ3204または3224内の値によってサイクル単位ベースで変化し得る。

メモリ10とパラレルプロセッサ100~103との間のクロスパスイッチを通しては、たとえ指定ワードサイズが8ピット16ピットであっても常にフル32ピットのワードが転送される。8ピットまたは16ピットの量のロードを行う場合は、アドレス及びワードサイズの最下位(LS)ピ20ットによって32ピットより適宜のパイトが抽出される。このように抽出されたパイトは、必要に応じて右シフトし、右寄せしてから行き先のパラレルプロセッサレジスタに入れる。上位のパイトはすべて0を入れ、修飾子レジスア3204または3222で符号拡張が指定されていれば、再上位パイトに再上位(MS)ピット(15または7)をコピーする。

クロスパスイッチが接続されたメモリ10に8ビットまたは16ビットの量を書き込む場合は、データ(右寄せされている)はアライナ/抽出器3003によって4回または 30 2回繰り返し、32ビットワードを作る。このワードは、次いで、アドレス及びデータサイズのLSビットによりセットされる4バイトのストローブと共にクロスバ20を介して書き込まれる。このようにして適宜のバイトがメモリに書き込まれる。

上記のデータのロード及びストアの説明では、アドレスは位置合わせされているものと仮定してある。即ち16ビットのアクセスはLSビット=0のアドレスに対してなされ、また32ビットのアクセスは2つのLSビット=00のアドレスに対して行われる。(8ビットの量は常に位置 40合わせされる)。

それでも、位置合わせされていない16または32ビットのデータをもアクセスすることができるようになっている。これは自動的に行われるのではなく、ユーザがデータの上位側部分及び下位側部分のロードまたはストアを具体的にエンコードする必要がある。その結果、データの「上位側路」、「下位側ロード」、「上位側ストア」及び「下位側ストア」の4つの命令が得られる。これらの命令は、パイトアドレス及びデータサイズを用いてアライナノ抽出異3003を制御1、ロードの場合は、行き失

78

レジスタの適宜の部分をロードするだけである。そのためにはレジスタは各個にバイト書き込み信号を持つ必要がある。このような理由から、位置合わせされていないロードはデータレジスタ3200だけに限定される。

実際は、「下位側ロード」及び「上位側ストア」という命令は通常のロード命令及びストア命令である。これに「上位側」の等価オペレーションが続く(または先行する)場合は、何も転送されない。アドレスが位置合わせされていない場合は、適宜のバイトのみがメモリにストアされるかまたはレジスタにロードされる。

説明に資するため、位置合わせなしのオペレーション の例を第42図及び第43図に示す。これらはいずれも余計 とも言えるような自明の例である。

共用SIMDロード

コンボリューション等においては、各ハードウェア、各サイクル毎に2つのアクセスを並列に実行することがひつような場合が時々ある。その例が、例えばデータがクロスバスイッチが接続されたメモリ10の中のいずれかの場所からグローバルポート3005を介して取り出されるような場合であり、あるいはカーネル値のように各パラレルプロセッサ100~103に「共通した」情報の場合である。後者のような場合は、どちらかと言うと、ローカルポート3006を介して供給されるものと考えられる。このような情報を1つのデータソースから同時にローカルポート3006~伝送するために、ローカルクロスバス6を直列接続する単方向バッファが設けられている。

これらの直列接続は、ローカルアドレスサプユニット3201のアドレスレジスタ3222が、共用SIMDロードビットが対応する修飾子レジスタ3224でセットされてアクセスされ、ロードが指定された時、SIMDモードでのみ行われる。その他の条件下ではすべてローカルデータバス6は互いに切り離される。この直列接続がなされると、パラレルプロセッサ1-3 101~103 (「スレープ」SIMDパラレルプロセッサ) はクロスバスイッチ20によって無視される

直列接続バッファは単方向性であるから、共通データは「マスター」SIMDパラレルプロセッサPPO 100. に対向する4つのクロスパRAM 10.0, 10.2, 10.3及び10.6 (即ちアドレス範囲0000h~1FFFh) だけに記憶することができる。

コンテンション解消

コンテンション解消の目的は、偶然(あるいは意図的に)システム内の何れか2つのデバイスによって同一RAMを同時にアクセスしてしまうのではないかという心配からユーザを解放することにある。各クロスパRAMには7本のバスが接続されている。従って、常にコンテンションを回避することに気を配るのはかなりの拘束的要因である。

の命令は、バイトアドレス及びデータサイズを用いてア SIMDモードでは、すべてのパラレルプロセッサ100~1. ライナ/抽出器3003を制御し、ロードの場合は、行き先 50 03はコンテンションが解消されるまで待機する必要があ

る。そのために、「SIMD休止」信号3007がパラレルプロ セッサ100~103の間に巡回伝送されており、この信号は コンテンションが解消されるまで、どのパラレルプロセ ッサによってもアクティブ化することができる。この信 号は同期信号40の線路を介して送られる。

クロスパアクセスは、グローバルポート3005及びロー カルポート3006がアクセスしようとしているRAMの所有 権をグラントされる(認められる)と同時に完了する。 ストアの場合、アクセスが可能になると同時にメモリ10 に対してコンプリートに行われる。ロードの場合は、パ ラレルプロセッサがすぐに実行を再開することができな いと(他のポートでコンテンションが続いている、SIMD 休止信号3007が依然としてアクティブである、同期した MIMDパラレルプロセッサが他のパラレルプロセッサに対 して待機中である、あるいはキャッシュミスが起こった 等の理由で)、ロードは実行が再開されるまで保持ラッ チ3018及び3019ヘコンプリートされる。これは、データ ユニットのオペレーションもホールドされており、その ソースデータ (即ちデータレジスタ3300の内容) はスト アによって上書きすることができないからである。同様 20 に、ロードとストアが同一データレジスタに対してアク セスしており、かつストアがコンテンションにより遅延 した場合は、ロードデータをラッチ3018または3019に一 時的に保持しなければならない。

データユニット

データユニット3000内のロジックは専ら実行パイプラ インステータスの間に稼働する。そのオペレーションは すべてレジスタのみかまたは即値とレジスタを使用す る。間接(メモリ)オペランドはサポートされない。従 って、メモリに対するデータ転送はストア及びロードと 30 して具体的にコード化される。

データユニット3000のブロック図を第33図に示す。

このデータユニットの主構成要素は8のデータレジス タ3000、1つのフルバレルシフタ3301、32ピットALU 33 02、シングルサイクル16×16マルチプライヤ3304、論理 値「1」を扱う特殊ハードウェア3303、一連のマルチプ レクサ3305~3309等である。

また、パレルシフタ3301及びALU3302との密接な関係 の下に2つのレジスタ3310または3311が設けられてい る。2つのレジスタは一定の命令が実行される時これら 40 のデバイス及びオペレーションを制御する。

データユニット3000内には8つのデータレジスタ

(D) 3300がある。これらは汎用の32ピットデータレジ スタで、マルチポートになっているため大量の並列処理 が可能である。ALU3302及びマルチプライヤ3304に対し ては、メモリへとメモリからの2つの転送が行われてい る間に、それらの転送と同時に4つのソースを提供する ことができる。

マルチプライヤ (乗算器) 3306は単サイクルハードウ

果はレジスタファイル3300へ戻される。ハードウェアは 符号付及び符号なしの演算をサポートする。

第33図から明らかなように、データユニット内3000内 には色々なハードウェアにデータを供給する数個のマル チプレクサが具備されている。ALU3302にフィードする 2つのマルチプレクサ3306または3307(バレルシフタ (BS) 3301を介して「1」を供給する) は個々のパイト の多重化をサポートするという点で若干異なっている。 この特徴は「マージ多重 (MRGM)」という命令を実行可 能にするためである。この命令は、各ソースの個々のバ イトをオールゼロバイトと多重化するためにMFLAGSレジ スタの4つ、2つまたは1つの最下位ビットを使用し、 ALUの一方の入力に供給されるバイトがMFLAGSに従い混 合されたsrc1バイトと00hバイトになるようにする。ALU の他方の入力には00hバイトとsrc2バイトの逆の組合せ が供給される。すると、ALU3302はADD (加算) 及びOR (論理和) 演算を行って、srclからの一部のパイトとsr c2からの一部のパイトからなる結果を出力する。このオ ペレーションは、飽和処理、色膨張及び色比較、最大最 小、透明度処理及びマスキングを行う上において非常に 役に立つ。

バレルシフタ3301はALU 3302の「反転」入力に接続さ れている。これによって、オプションズ (OPTIONS) レ ジスタ3310にセットアップされた定義済のシフト(けた 移動)量を用いてシフトと加算のオペレーションまたは シフトと減算のオペレーションを行うことが可能とな る。これは、マルチプライヤは結果スケーラを持たない ので、非常に重要である。バレルシフタ3301は0乃至31 ビット位置(けた)だけ左または右にけた移動するがで き、また0乃至31ピットのローテーションを行うことが できる。

32ピットのALU 3302はありとあらゆる論理演算、加算 及び減算を行うことができる。一部の命令はALU 3302を 加算または減算のために2つのハーフワードまたは4パ イトにスプリットさせることができるので、ALUはこれ により多重ピクセルに対するオペレーションを実行する ことができる。「1」ロジック3303は3つの異なるオペ レーションをおこなう。即ち、左端「1」検出、右端 「1」検出とワード内の「1」を計数するオペレーショ ンである。これらのオペレーションはまとめてデータ圧 縮、データ分割及び相関付等において色々な形で利用す ることができる。

ALU 3302の出力は1ビット左シフタを有し、これは除 算反復ステップで用いられる。このシフタはオリジナル ソースを選択してゼロインサーションにより左に1けた 移動させるか、または2つのソースの減算結果を選んで 1ピット左に移動させ、「1」を挿入する。

「多重」フラグズレジスタ (MFLAGS) レジスタ3311は 32ビットレジスタで、「add multiple (多重加算;ADD) ェアの16×16マルチプライヤである。32ビットの演算結 50 M)」、「subtract multip」(多重減算;SUBM)」また

は「compare multiple (多重比較CMPM)」命令の結果を 収集するのに用いられる。ALU 3302はオプションズレジ スタ3310のALUビットの値によって4つ、2つまたは1 つのピースにスプリットすることができる。「多重」フ ラグズレジスタ3311の4つ、2つまたは1つの最上位ビ ットは、上記3つの命令のキャリー、ボローまたはイク エート(相等化)ビットによってロードされる。

オプションズレジスタ3310は、2つの制御フィールド、「多重」命令と共に用いるALUスプリットビット、及びシフトと加算の命令並びにシフトと減算の命令のた 10めのバレルシフタの定義済量を持っている。

オプションズレジスタ3310の3つのALUビットは、ALU 3302を各々2,4,8,16及び32ビットサイズのピースにスプリットすることを可能にする。そのためのコーディングの指定内容は:000--2ビット、001--4ビット、010--8ピット、011--16ピット、100--32ビットである。ただし、この実施例では、8ビット、16ビット及び32ビットだけが可能である。これらのビット値はADD M, SUBM, MRGM及びCMPM命令のオペレーションを制御する。

マージ多重命令

第44図は、第33図のハードウェアを用いてMFLAGSレジスタをセットさせるスプリット可能ALU命令とマージ多重(MRGM)命令との組合せにより実行可能な複雑なオペレーションをいくつか示している。これらの例は、データ操作部分のみを示し、一般にはこれらのオペレーションを多数含むループになる。

第44図の飽和加算の例では、ADDM命令は4つの8ビット加算を並行して行い、各8ビット加算の間にキャリーアウト(オーバーフローを示す)が起こっているかどう 30かによってMFLAGSレジスタをセットさせる。16進67即ち67hをEFhに、またCDhを45hに加える8ビット加算は、どちらも8ビット値のキャリーアウトを生じ、その結果MFLAGビット0及び1がセットされ(MFLAGSレジスタの4つの最下位ビット(最下位ビットから4番目までのビット)のみがMRGM命令にとっては有意であるということに注意)、MFLAGSレジスタは「3」にセットされる。D3は前にFFFFFFFFhにセットされているから、MFLAGSレジスタの値はD2に入っている前のオペレーションの結果かまたはD3に入っている16進「FF」の飽和値のどちらかを選 40択するのに用いられる。

「最大」機能はSUBMの実行後MRGM命令によって同じ2つのレジスタを用いることによって得られる。SUBMは、並行する4つの8ピット減算の結果一方のレジスタの中の32ピット値の8ピットが他方のレジスタの対応する8ピットより大きくなっているか否かによってMFLAGSレジスタのピットをセットする。この例から明らかなように、MFLAGSレジスタに「5」(または4つの最下位ピットが2進形式で「0101」)の結果が入っているということは、16進「EE」が16進「67」より大きかったというこ 50

82

と及び16進「AB」が16進「23」より大きかったということを示す。MRGM命令によってMFLAGSレジスタ中の結果を用いることにより、レジスタDOとD1に入っている対応する値の中大きい方の値が最終結果としてD2に記憶される。

透明度処理については、「透明色」か後で図示のような8ビット値の書き込みを保護する保護色値かの比較が行われる(図示例で値「23」は透明を示す)。CMPM命令は並行して4つの8ビット比較を行い、同じ比較に基づき互いに対応する4つのMFLAGビットをセットする。図示の例では、右から3番目の比較結果だけが「等しく」、このことはMFLAGSレジスタに「4」(2進形式で「0100」が入ることにより指示される。すると、MRGM命令は、右から3番目の8ビットを除き、結果についてはDOの値のみを使用することになる。

色膨張は2進マップ中の論理値「1」または「0」に基づく2つの多重ビット値の選択を含む。図示の例では、16進「6」(2進形式0110)の4ビット値がMFLAGSレジスタに移動される。この例のMRGM命令は、MFLAGSレジスタの対応する記憶場所の値に従い単にDO及びD1の8ビット値のどちらかを選択することである。

色圧縮においては、対応する値が各特定の色値と一致するか否かに基づき2進マップが作成される。図示例の場合、MFLAGSレジスタ中のCMPM命令の結果は所期の結果であったということを示している。

ガイディドコピーの例では、2進パターンアレイを用いてソースのどの値の行き先にコピーするかを決定する。図示例では、DOの2つの上位8ビット値がDOへコピーされる。

以上の例では例示説明のため8ビットのデータ値を用いたが、データ値の数並びにサイズは8ビット値4つに限定されるものではない。

ここでは、マージ命令と共に使用される演算用多重命令の重要な組合せを例示説明したが、このシステムではこれ以外の多くの組合せや有用なオペレーションが可能である。また、この発明のシステムによれば、マスクレジスタをセットさせる演算用多重命令を用い、続けてマージ命令を実行することによって多数の有用なオペレーションを得ることができるということも重要である。

オプションレジスタ3310の2つのOPTビットは、シフトと加算の命令及びシフトと減算の命令の間にパレルシフタ3301が実行するシフトの形を指定する。そのコーティングの指定内容は次の通りである:00--論理右シフト(右けた送り)、01--算術右シフト、10--論理左シフト、11--ローテーションである。

オプションレジスタ3310のAMOUNTビットは、シフトと加算の命令またはシフトと減算の命令が実行される場合に生じる上記OPTビットで指示される形のシフトまたはローテーションのビット数を指示する。

0 命令

83

次頁以後にパラレルプロセッサ100~103で使用可能な 命令をいくつか詳細に例示説明する。これらの命令でド ット(.) は所望の通りに割り当てることのできるオペ レーションコードを表す。これらの中一部の命令は既に 説明したものである。

*① データユニット命令(並列転送を伴うもの、伴わな いもの) 及びシングルオペレーション命令(即ち並列オ ペレーションなし);

② データユニットのオペレーションと並列に行われる 転送。

例示の順序は次の通りである。

シンタクス

オオペレーション MIMD PP の同期待ち

LCK

オペランド

なし、並列転送による

コード化形式

27 31 22

0000 000 000 並列転送

19

説明

この命令はMIMDの同期PPコードを開始するのに用いられる。この命令は同期レジスタの「1」で指示されたすべてのパラレルプロセッサ互いに同期するまでパラレルプロセッサを待機させる。次いで、次の命令が他のMIMDパラレルプロセッサと同期してフェッチされる。(アドレス及び実行パイプラインステージの実行は連続する各の人間では、アフィー・エスト 令が同期してフェッチされるに従って行われる)。ULCK は同期コード実行を終了させる。

16

ステータスピット N - 影響なし

€ - 影響なし

V - 影響なし

2 - 影響なし

H ビット

85

シンタケス

 $\|LD *An(mode), dst1 \|LD *An(mode), dst2$

オペレーション

*src1-dst1 | *src2 -dst2

オペランド

AO-A3 (mode {g } , Dm A4-A7 (mode), Dn) データユニット並行オペレーションあり、または

アドレス指定モード 1だけポストインクリメント、ア ドレスレジスタ修正

> 1だけプレデクレリメント、アド レスレジスタ修正

> A レジスタに関連するindeX レジスタによるポストインクリメント、アドレスレジスタ修正

・間接、インデキシングなし

コード化形式

31 27 232221 18 1615 1110 8 7 5 2 0 データユニットオペレーション 1 mdg mdl 0 A47 0 A03 Dg D1

説明

ステータスピット N- 影響なし

ℂ - 影響なし

Ⅴ - 影響なし

2 - 影響なし

リピット

87

シンタクス

|| LD *An(mode), dstl || ST src2, *An(mode)

オペレーション

*src1→dst1 || src2→*dst2

オペランド

AO-A3(mode (g) , Dm Dn A4-A7(mode)) データユニット並行オペレーションあり、または

アドレス指定モード 1だけポストインクリメント、ア ドレスレジスタ修正

」だけプレデクレリメント、アドレスレジスタ修正

A レジスタに関連するindeX レジスタによるポストインクリメント、アドレスレジスタ修正

間接、インデキシングなし

コードが試

31 27

232221

18 1615

1110 ? 7 5

2 0

データユニットオペレーション 1 mdg md1 0 A47 1 A03 Dg D1

證明

(Dレジスタ) データユニットオペレーションと並行に、グローバルサブユニットのアドレスレジスタ(AO-A3) から生成された間接アドレスよりグローバルバスを介してはけがロードされる。これと並行に、ローカルサブユニットのアドレスレジスタ(A4-A7) から生成された間接アドレスよりローカルバスを介してsrc2がストアされる。間接、1 だけポストインクレメント、1だけプレデクレメント及びX だけポストインクレメント等のアドレス指定モードは2本のバス上で独立にサポートされる。ここで使用したindeX レジスタ はアドレスレジスタと同じサブスクリプトを有する。はけ及びsrc2はD レジスタでなければならない。

ステータスビット N- 影響なし

C - 景郷なし

V - 最響なし

2 - 景響なし

Mビット

(45) 特許3026984 シンタクス NUMI src , dst オペレーション src の「1」の数→dsi オペランド D, D 並列転送による any, any 並列転送なし ルーィング

コード化形式 22 19 16 11 dst 並列 転 送 0 0 0 0 0 scde dst SFC dede 0 0 0 0 0 0

説明

src 内の「1」が計数され、dst ヘロードされる。

ステータスピット N- 影響なし

C - 影響なし

V - 影響なし

2 - 1 (src 内容が全部0 の場合) 、0(その他の場合)

Mビット

シンタクス

|| ST src1, *Am(mode) || LD *An(mode), dst2

オペレーション

src1 →*dst1 || *src2 →dst2

オペランド

Dm. AO-A3(mode lg) . A4-A7(mode), Dn) データユニット ボデオペレーションあり、または

アドレス指定モード 1だけポストインクリメント、ア ドレスレジスタ修正

> 1だけプレデクレリメント、アド レスレジスタ修正

> A レジスタに関連するindeX レジスタによるポストインクリメント、アドレスレジスタ修正

間接、インデキシングなし

コード化形式

31 27

232221

18 1615

1110

5

92

·2

テータユニットオペレーション 1 mdg md1 1 A47 0 A03 Dg D1

説明

(Dレジスタ) データユニットオペレーションと並行に、グローバルサブユニットのアドレスレジスタ(AO-A3) から生成された間接アドレスへグローバルバスを介してsrclがロードされる。これと並行に、ローカルサブユニットのアドレスレジスタ(A4-A7) から生成された間接アドレスよりローカルバスを介してdst2がロードされる。間接、1 だけポストインクレメント、1だけプレデクレメント及びX だけポストインクレメント等のアドレス指定モードは2本のバス上で独立にサポートされる。ここで使用したindeX レジスタはアドレスレジスタと同じサブスクリプトを有する。srcl及びdst2はD レジスタでなければならない。

ステータスピット N - 影響なし

C - 影響なし

V - 景郷なし

2 - 影響なし

M ピット

シンタクス

|| ST src!, *Am(mode) || ST src2, *An(mode),

オペレーション

src1 -*dst1 || src2-+dst2

オペランド

Dm, AO-A3(mode (g') Dn, A4-A7(mode)) データユニット 並行オペレーションあり 、また

アドレス指定モード 1だけポストインクリメント、ア ドレスレジスタ修正

> 1だけプレデクレリメント、アド レスレジスタ修正

> A レジスタに関連するIndeX レジスタによるポストインクリメント、アドレスレジスタ修正

間接、インデキシングなし

コード化形式

31

27 232221

18 1613

1110

5

94

テータユニットオペレーション 1 mdg mdl 1 A47 0 A03 Dg D1

説明

(Dレジスタ) データユニットオペレーションと並行に、 グローバルサブユニットのアドレスレジスタ(AD-A3) から生成された間接アドレスへグローバルバスを介して srclがロードされる。これと並行に、ローカルサブユニットのアドレスレジスタ(A4-A7) から生成された間接アドレスへローカルバスを介してsrc2がストアされる。間接、1 だけポストインクレメント、1だけプレデクレメント及びX だけポストインクレメント等のアドレス指定モードは2本のバス上で独立にサポートされる。ここで使用したindeX レジスタはアドレスレジスタと同じサブスクリプトを有する。src1及びsrc2はD レジスタでなければならない。

ステータスビット N- 影響なし

C - 影響なし

V - 景響なし

7 - 影響なし

M ビット


95 シンタクス **ULCK**

オペレーション MIMD PP を互いにアンロックする

オペランド

なし、砂焼送による

ルーィング



説明

この命令はMIMD PP を互いにアンロックする。これらの MIMD PP はその後次の命令フェッチによって独立の命令 実行を再開する。

ステータスピット N- 影響なし

C - 影響なし

V - 影響なし

2 - 影響なし

M ビット 影響なし

転送プロセッサ

転送プロセッサ11はシステムメモリ10とシステム外部 30 との間のインターフェースであり、特に外部メモリ15へのあらゆるアクセスに関する責任を負う。

転送プロセッサ11は、第57図に詳細に示すように、主としてメモリの1つのエリアと別のエリアとの間のプロック転送を行う。「ソース」及び「行き先」メモリはオンチップでもオフチップでもよく、データ転送はバス5700及びFIFOバッファメモリ5701を介して行われる。オンチップメモリはクロスバデータメモリ10、パラレルプロセッサの命令キャッシュ10、マスタープロセッサ命令キャッシュ14、及びマスタープロセッサデータキャッシュ4013を含む(第1図及び第2図参照)。データメモリ10及びデータキャッシュ13はどちらも読み出し/書き込み可能である。命令キャッシュ14は書き込み専用である。

キヤッシュを含むすべてのオペレーションはそれらの キヤッシュに関連するロジックによって自動的に要求される。この場合、移動されるデータの量はキヤッシュの 「ライン」サイズであり、データは適切なセグメントレ ジスタにより指定された外部メモリ15とキヤッシュのセ グメントとの間で移動される。

クロスパデータメモリ10を含む転送は、パラレルプロ 50 共同じである。

セッサ100~103またはマスタープロセッサ12からの「パケット要求」に応動して実行され、バス5707を介して行われる。パケット要求は、移動されるデータ量を含む沢山のパラメータ及びソースアドレスならびに行き先アドレスによって転送を指定する。

プロック転送

パケット要求はメモリの1つのエリアから別のエリアへの一般化された転送を指定する。ソースアドレスジェネレータ5704及び行き先アドレスジェネレータ5705は共に同じように記述されている。「ブロック」はデータアイテム(バイト、ハーフワード、ワードまたは長ワード)を単に線状に隣接させて次々に並べたもので良く、あるいはそのようなデータアイテムを並べた領域の複数個で構成したものでも良い。このアドレス指定機構によれば、最大3次元までの「アレイ」を指定することができる。そのため、単一のパケット要求により多数の2次元パッチを処理することが可能である。

最も内側の次元に沿ったデータアイテムは常に1単位 離れている。より高次元のアイテム間の距離は任意であ ス

各次元のカウント数はソースアレイ及び行き先アレイ も同じである。

第45図は単一パケット要求で指定することのできる複 雑な形式のプロックの一例を示す。図示のプロックは、 各々512の隣接ピクセルよりなる3本の線群が2群で構 成されている。このようなブロックが必要となるのは、 例えば、各々1つの線群について処理中の2つのパラレ ルプロセッサが3×3のコンボリューションを実行しよ うとするような場合である。

ブロックは第45図に示す如く下記のパラメータによっ て指定される。

ランレングス 隣接データアイテムの数、例えば 10 512ピクセル

群中の「線」の数、例えば3 レベル2カウント レベル3カウント 「ブロック」中の「群」の数、例 えば2

スタートアドレス ブロックの始めのリニアアドレ ス、例えば「SA」で指示されるピクセルのアドレス レベル2ステップ 第1レベル群間の距離、例えばピ クセル「B」と「A」のアドレスの差 レベル3ステップ 第2レベル群間の距離、例えばピ クセル「D」と「C」のアドレスの差

VRAM補助

次に、マルチプロセッサシステムと共にビデオRAMを 使用するやり方に付いて第58図を参照しつつ説明する。 図示例では、ビデオカメラからのCCD入力またはその他 のビデオ信号入力がAD変換器5802によってクロック同期 され、シフトレジスタ (S/R) 5801へ供給される。デー タは、シフトレジスタ5801ヘシフトインされ、そこから ランダムメモリマトリクス5800ヘシフトアウトされる が、この例では、ランダムメモリマトリクス5800は第1 図のメモリ15がそのまま使われている。Sクロック入力 30 は、シフトレジスタ5801に対する情報のシフトイン、シ フトアウトを制御するのに用いられる。ランダムメモリ マトリクス5800からのデータ出力は前述した如くパラレ ルプロセッサによって制御される。即ち、パラレルプロ セッサは、画像処理、画像制御または図形識別を行うた め、あるいはペーパーコピーその他のコピーから斑点等 を除去するクリーニングを行うために情報を並列でも直 列でも用いることができるようにデータ出力を制御す る。ISP(イメージシステムプロセッサ)は第58図のポ ート21を介してビデオRAMのデータにアクセスする。シ フトレジスタ5801とランダムメモリマトリクスとの相互 作用の目的は、情報をプロセッサの動作速度に関係なく 外部から非同期で取り込み、ランダムメモリマトリクス にロードすることができるようにすることである。この ように情報が取り込まれたならば、転送プロセッサは前 に述べたようにして情報の転送を開始する。入力情報に は、一般に、水平同期信号、プランキング信号及び垂直 リフレッシュ信号等を含むNTSC標準信号が含まれてお り、これらの信号をランダムメモリマトリクス5800に対 する情報のローディング、アンローディングを制御する 50

ためのタイミング信号として利用することもできる。 . パラレルプロセッサはランダムメモリマトリクス5800 中のデータに対して様々な処理を行うことができる。ま た、それらの処理の一部は同時に行うことが可能であ る。例えば、色情報は前述したようにデータの情報度に 従い後で処理するか、あるいは分散させるために分離す ることができるし、受け取ったデータの情報内容を、前 に第11図を用いて説明したように処理することもでき る。

動作的な関係

コントローラ及びデータパスの数、及びこれらがメモ リと共にどのような構成で用いられているかということ は、MIMD及びSIMDに関してアーキテクチャを分類するの に役立つ。最も簡単な形式のものでは、「プロセッサ」 は1つまたは2つ以上のコントローラと1つまたは2つ 以上のデータパスで構成することができる。

第59図は、命令メモリ (5904,5914,5924,5934) 及び データメモリ(5907, 5917, 5927, 5937)に接続された4 つの別個の処理素子 (5901,5911,5921,5931) からなる 20 典型的なMIMD構成を示す。命令メモリとデータメモリは 別々に図示されているが、これらのメモリは実際は物理 的に1つのメモリにまとめてもよい。各処理案子は、そ れぞれ2つの主ブロック、即ちコントローラ (5902,591 2、5922,5932) 及びデータパス (5905,5915,5925,593 5) よりなる。命令メモリは命令パス (5903、5913、592 3、5933) を介して各コントローラへ制御命令を供給さ れる。データメモリは、各コントローラの制御下にアク セスされ、データバス(5906, 5916, 5926, 5936)を介し てデータパスへ接続されている。命令バスとデータバス は実際には同一バスとすることも可能であり、あるいは クロスパ構成になる一群のバスとした実施例も可能であ る。コントローラは一群の制御信号 (5908,5918,5928,5 938) によってデータパスを制御する。

第59図のMIMD構成においては、各プロセッサは分散デ ータまたは共用データに対して完全に独立の命令を実行 することができる。

第60図は単一のコントローラ6002と命令メモリ6004を 用いた一般的SIMD構成を示す。命令はバス6003を介して コントローラに供給される。この単一のコントローラは 単一の命令群6000を生成し、この命令群は多重データパ ス (6010, 6020, 6030, 6040) をドライブする。各データ パスはバス (6011,6021,6031,6041) を介して各々のメ モリ (6012,6022,6032,6042) へ接続されている。簡単 のために、各データパスのデータメモリへの接続の仕方 は一通りしか示されていないが、実際は、クロスパ構成 あるいは第8図に示すデータの逐次伝送のようにデータ パスとデータメモリの接続の仕方は多様である。

第60図のSIMD構成では、多重データパスを単一の命令 ストリームを用いて制御している。第60図に示すような 一般的なSIMDの場合は、多重データパスに対してコント

ローラは1つしかない。第61図はMIMDモードで動作するよう構成したこの発明のマルチプロセッサシステムの一実施例を示す。図示実施例において、各パラレルプロセッサ (100,101,102,103) は、クロスバスイッチ20を介して、メモリスペース10内のメモリを各々の命令メモリとして用いることができる。各パラレルプロセッサのコントローラ3002は各々異なる命令ストリームを受け取ることができる。MIMDオペレーションモードの構成となる場合、各パラレルプロセッサはバス40上の同期信号を無視する。各コントローラは制御信号3112で異なるデータパス3100を制御することができ、各データパスクロスバスイッチを介して異なるメモリにアクセスすることができるから、このシステムはMIMDモードで動作することができる。

第62図は第61図と同じハードウェアであるが、この場 合はパラレルプロセッサはSIMDモードの構成になってい る。このモードでは、既に第28図によって説明したよう に、単一の命令メモリがすべてのプロセッサに接続され ている。SIMD構成をなす各パラレルプロセッサは同じ命 令を受け、各コントローラは、一般に同じ制御信号を出 す。例えば、制御信号はデータ依存性を考慮しなければ ならないために差異が生じる場合がある。バス40の同期 信号は2つの目的のために用いられる: 先ずこれらの同 期信号はMIMDモードからSIMDモードのオペレーションに 切り換わる時パラレルプロセッサをすべて同じ命令でス タートさせるのに用いられ、第2には、これらの同期信 号は、いったんSIMDオペレーションでスタートした後、 全部のパラレルプロセッサに等しく作用するとは限らな いような何らかの事象のためにパラレルプロセッサが同 期外れになるのを防ぐのに用いられる(例えば、2つの メモリが同じメモリをアクセスする場合、コンフリクト 解消ロジックが一方のメモリを他方より先にメモリにア クセスさせるようになっている)。このようにして、第 62図のシステムでは複数個のコントローラを用いている ものの、システム全体としては第60図の従来のSIMD構成 と同じ結果が得られる。前にも説明したように、MIMDモ ードで命令メモリとして使用されるメモリの一部をSIMD モードでは必要に応じてデータメモリとして使用する。

第63図は第61図及び第62図のハードウェアを用いて同期MIMDオペレーション用の構成とした実施例を示す。このモードの場合、各プロセッサは異なる命令を実行することができるが、それらの命令はバス40の同期信号により互いに同期関係に維持される。このオペレーションモードでは、一般に、プロセッサ間で異なる命令はほんの一部だけであり、プロセッサのメモリアクセスを同じ相対的関係に保つことが大切である。

第64図は、第61図、第62図及び第63図に示すのと同じ ハードウェアを用いて可能な他の多くの構成中の一例を 示す。図示例では、プロセッサ100と101は共通の命令メ モリを共用すると共に、バス40の同期信号を用いること 50 によりSIMDオペレーションの構成になっている。これに対して、プロセッサ102と103は別個の命令メモリを使用しており、またバス40の同期信号を無視してすることによりMIMDモードで動作している。これ以外にもプロセッサをMIMD、SIMD、あるいは同期MIMDの各モードに割り当てるやり方は多数あり、そのような割り当て方による実施例が可能なこと、及びこれら3種類の各モードに任意の数のプロセッサを割り当てることができるということはもちろんである。

実施例の特徴

以下、この発明のマルチプロセッサシステムの実施例 の重要な特徴を要約して説明する。

この発明のマルチプロセッサシステムの一実施例は、メモリソースから供給される命令セットにより各々動作して1つまたは2つ以上のアドレス指定可能メモリに対するデータの入出移動に依拠する多数の異なるプロセスを制御することが可能なn個(nは正の整数)のプロセッサと、各々一意のアドレス指定可能空間を有するm個(mはm>nなる整数)のメモリソースと、上記メモリに接続され且つ上記プロセッサに接続されたスイッチャトリクスと、上記スイッチィマトリクスをプロセッササイクル単位ベースで選択的に且つ同時にイネーブル化リとを相互接続し、上記メモリ空間からの命令セット及びそれ以外のアドレス指定可能メモリ空間からのデータをやりとりさせる回路群と、を具備したことを特徴とする

このシステムにあって、上記 n 個のプロセッサは、共用命令セットにより動作可能でこの共用命令セットにより動作可能でこの共用命令セットにより動作可能なりを行処理能力において相互に動作することが可能な複数個のプロセッサと、及び異なる命令セットにより動作可能な少なてのプロセッサを上記スイッチマトリクスを介して上記m 個のメモリソースに接続することができるようにしたものであってもよい。さらに、、いずれかのメモリをアクセスする優先権を有するコンテンション回路群を組み込むにあってもよい。さらに、、いずれかのメモリをアクセスする優先権を有するコンテンション回路群を組み込むにある優先権を有するコンテンション回路群を組み込むにあり、この回路群は何れか1つのメモリについて競合している時上記他のプロセッサに対して上記共用命令セットのプロセッサを優先させる回路群を含むことが望ましい。

これらのプロセッサは割込みを起こすことなく自律的に上記の各メモリに関して競合するものであってもよく、コンテンション回路群はさらにシーケンシャルトークンパッシングを含むものであってもよい。また、上記n個のプロセッサは、上記メモリへのまたは上記メモリからのデータ転送を自律的に制御するよう動作する転送プロセッサを含み、その自律的な転送がDSPプロセッサまたはRISCプロセッサからの終点命令の結果として起こるようにしたものであってもよい。上記共用命令セット

プロセッサはDSPプロセッサとし、上記他のプロセッサ はRISCプロセッサとすることが望ましい。

上記マルチプロセッサシステムは、さらに、上記m個のメモリをアクセスする回路群を含み、これらm個のメモリの中で上記n個のプロセッサによりアクセスされていない1つ以上のメモリを上記n個のプロセッサによるアクセスと干渉し合うことなく1つ以上の他のプロセッサによりアクセスすることができるようにしたものであってもよい。上記他のプロセッサは上記システムの内外により多くのデータを伝送するよう構成された転送プロセッサであってもよい。

また、上記マルチプロセッサシステムは、データ配線 によるメモリ競合を防ぐための回路群、及びメモリ用途 命令の配線を含むメモリ競合を防ぐための回路群を含む ものであってもよい。

この発明のマルチプロセッサシステムの他の実施例は、サイクル単位ベースで実行される命令によって互いに独立に動作するよう構成された複数個のプロセッサを有し、且つ複数個のメモリ及び上記のいずれかのプロセッサといずれかのメモリとを相互接続する回路群を有し、且つ上記プロセッサの一群をそのすべてのプロセッサが同じ命令で動作するSIMDオペレーティングモードに接続構成する回路群、及びプロセッサにサイクル単位ベースで作用して少なくとも一部の上記プロセッサをSIMDオペレーティングモードのオペレーションに切り換える回路群を含むことを特徴とする。

この発明の画像処理システムの一実施例は、メモリソースから供給される命令ストリームにより各々動作して 30 各々一意のアドレス指定可能空間を有するm個のアドレス指定可能メモリに対するデータの入出移動に依拠する多数の異なるプロセスを制御することが可能なn個のプロセッサを有し(ただしmはnより大きな整数)、且つ上記メモリに接続され且つ上記プロセッサに接続されたスイッチマトリクスを有し、プロセッサが各々特定のプロセッサーメモリ関係を有する複数の動作モードで動作することができるよう選択的に且つ同時にいずれかのプロセッサをいずれかのメモリに接続する回路群を含み、且つ上記の動作モード切り換えを行うためにいずれかのプロセッサからいずれか他のプロセッサに信号を伝送するためのプロセッサ間通信バスを含むことを特徴とする。

この発明のマルチマルチプロセッサシステムの他の実施例は、メモリソースから供給される命令ストリームにより各々動作して各々アドレス指定可能空間を有するm個のアドレス指定可能メモリに対するデータの入出移動に依拠する多数の異なるプロセスを制御することが可能なn個のプロセッサを有し、且つ上記メモリに接続されると共に上記プロセッサに接続されたリンクを有するス 50

102

イッチマトリクスを有し、且つこのスイッチマトリクスのリンクの少なくとも1つをスプリットして選択的に且つ同時に何れかのプロセッサをいずれかのメモリに接続し、上記メモリとこれに接続された上記プロセッサとの間で1つまたは2つ以上のアドレス指定可能メモリ空間からの命令ストリーム及びそれ以外のアドレス指定可能メモリ空間からの命令ストリームをできれば外のアドレス指定可能メモリ空間からのデータをやりとりさせるようにしたことを特徴とする。

この発明の処理装置の実施例は、各々独自の命令を実行し得る複数個のプロセッサを有し、上記の各プロセッサに関連させて設けられ、プロセッサに他のどのプロセッサを同期させるかを決定する制御回路群及び上記各プロセッサに関連させて設けられ、互いに同期した他のプロセッサと同期させるべき命令の境界を決定すると共にそれらの境界の間にフラグをセットする命令応動回路群を伴い、且つ実行待機モードを確立する各プロセッサに設けられた回路群を含み、プロセッサに各フラグがセットされている間は各プロセッサがすべて実行待機モードになるまでそのプロセッサがすべて実行待機モードになるまでそのプロセッサの中の如何なる命令の実行をも禁止するよう動作するロジックを有することを特徴とするものである。

この発明のマルチプロセッサシステムの他の実施例は、各々一意のアドレス指定空間を有するm個のメモリの全アドレス指定可能空間はnビットの単一アドレスワードによって決定され、メロードのビット値にでかります。 し、上記mこのメモリの全アドレス指定可能にでいた。 はnビットの単一アドレスワードに従い上記m個のお上記アドレスワードのビット値にでかりた。 リのアドレス指定可能記憶場所へのアクセスを制御ステドレス生成回路を具備し、且つ現アドレスを制定をよる、 ドに加えるべきインデックス値をアクセプトしてもり、 ドに加えるがきインデックス値をアクトして、 ドに加えるがきインデックス値をアクトして、 ドに加えるがきインデックス値をアクトして、 ドレス記憶場所を指定するためにビットにして、 一が一には場所を指定するとがでして、 一がのメモリアドレスワードをトグルさせるはずのとが、 コードのリモートというとな特徴とする。

この発明の2進ストリング中の「1」の数を示す回路の一実施例は、第1及び第2の入力と出力を有するANDゲートと、第1及び第2の入力と出力を有するXORゲートとを具備し、このXORゲートの第1の入力は上記ANDゲートの第1の入力に接続されており、XORゲートの第2の入力はANDゲートの第2の入力に接続されており、上記ANDゲート及びXORゲートの第2の入力は2進ストリングの1ビットを供給されると共に、XORゲートの出力が2進ストリングのビット中の「1」の数を表す2進数を出力するようにしたことを特徴とする。

この発明のマルチプロセッサシステムの他の実施例は、1つまたは2つ以上のアドレス指定可能なメモリからのデータの移動に依拠する異なるいくつかのプロセス

を制御するためにメモリソースから供給される命令スト リームにより動作可能なn個のプロセッサを具備し、且 つ各々一意にアドレス指定可能なm個のメモリソースを 具備しており、これらのメモリの一部は上記プロセッサ 用の命令ストリームを共用記憶するよう構成され、その 他の上記メモリはプロセッサ用にデータを記憶するよう 構成されており、且つ上記プロセッサとメモリとの間に 通信リンクを設定するためのスイッチマトリクスを具備 し、このスイッチマトリクスは特定のプロセッサと上記 メモリの中の命令ストリームを記憶する特定のメモリと の間で専用の通信を行うためのある種のリンクが具備さ れており、且つスイッチマトリクスリンクを再構成して それまでは命令用に用いられたメモリへのデータアクセ スを可能にする回路群、及びこの回路群と同時に動作し てすべてのプロセッサをある種のリンクの中の特定の1 つに接続し、これによって上記リンクに関連する命令メ モリからの命令をすべてのシステムプロセッサに伝送さ せるよう構成された回路群を具備したことを特徴とする ものである。

この発明の画像システムの一実施例は、各々ピクセル 20 に関連する複数個のデータビットで構成し得る複数個のピクセルよりなるイメージのイメージ入力を有すると共に、メモリ、各入力イメージのピクセルをメモリへ伝送するイメージバス、及び供給されたイメージをメモリに記憶されたパラメータに従い解釈するためにこれらのパラメータを上記に供給された各イメージのピクセルに適用する回路群を具備したことを特徴とするものである。

この発明のスイッチマトリクスの一実施例は、複数個の第1のポートと複数個の第2のポートとを相互接続するマルチプロセッサシステム用のスイッチマトリクスで30あって、各々上記第1のポートの特定の1つに付随させて設けられた複数個の縦方向バスと、個々に動作可能な複数個の叉点と、上記第2のポートに接続されていて、上記叉点の中のイネーブル化された叉点を介して上記第1のポートの1つを上記第2のポートのいずれか1つに接続する複数個の横方向バスとを有し、且つ記第2のポートの中の競合するポート間の競合処理を行って上記各縦方向バスに接続するためのこれら各縦方向バスに付随させて上記各叉点に設けられた回路群を含むことを特徴とするものである。40

このスイッチマトリクスにあって、特定縦方向バスの 各叉点の競合処理回路は、上記縦方向バスに関連する上 記第1ポートの永久アドレス名を受け取る回路群を含む ものであってよく、かつ特定横方向バスの各叉点の競合 処理回路は、上記横方向バスに関連する上記第2ポート より上記マトリクスを介して特定の第1ポートへ到る所 望の接続のアドレス名を適時受け取る回路群を含むもの であってもよい。

上記各叉点の競合処理回路は、2つ以上の上記第2ポートから同じ第2ポートのアドレス名を受け取った場合 50

に上記各縦方向バスに関連する上記叉点の1つに第1の 優先順位を与えるトークンパッシングロジックを含むも のであってもよく、また上記第1ポートが複数個のメモ リで、上記第2ポートが複数個のプロセッサであっても よい。上記スイッチマトリクスはシングルチップ上に、 望ましくは上記叉点と共に構築することができ、また上 記競合処理回路は上記第1及び第2ポートと共に上記シ ングルチップ上に空間的に分散配設する。

要約

10

以上、この発明を特定の実施例に基づき説明してきたが、当業者であれば種々の変更、修正を示唆することが可能であり、この発明はそのような変更、修正も発明の範囲内に含まれるとみなすものである。また、本願は画像処理を中心として開示、説明したが、この発明のシステムがグラフィックス(図形処理)、信号処理、スピーチ処理、ソナー、レーダー及びその他の高密度リアルタイム処理用にも同様に使用可能であるということは明らかである。

【図面の簡単な説明】

第1図及び第2図はこの発明の画像処理システムの構成 を示すプロック図、第3図は一連の画像処理システムを 相互接続して拡張システムとした例のプロック図、第4 図はこの発明のシステムにおけるパラレルプロセッサと メモリとを相互接続するクロスパスイッチマトリクスの 詳細図、第5図及び第6図は従来技術によるシステムの 例を示すブロック図、第7図はその改良された構成例を 示すプロック図、第8図及び第9図は従来技術における プロセッサとメモリの相互作用の概念を示すプロック 図、第10図はこの発明による構成可変型マルチプロセッ サの一例の構成を示すブロック図、第11図は画像処理シ ステムにおけるアルゴリズム及び制御の流れを示す機能 ブロック図、第12図乃至第15図はSIMD及びMIMDオペレー ションモードのイメージピクセルの流れを示すプロック 図、第16図はプロセッサ間の割込みポーリング通信を示 す模式図、第17図はクロスバスイッチにより相互接続さ れたプロセッサとメモリのレイアウト模式図、第18図及 び第19図クロスバスイッチの叉点の詳細図、第20図はメ モリアクセスのコンテンションロジックのタイミング 図、第21図乃至第23図はプロセッサ間の同期制御の説明 40 図、第24図乃至27図はスライス式アドレス指定技法の説 明図、第28図はSIMD/MIMDオペレーションモードにおけ る命令データメモリの構成切り換えの詳細を示す説明 図、第29図はマスタープロセッサの詳細プロック図、第 30図乃至第34図はパラレルプロセッサの詳細ブロック 図、第35図乃至45図はパラレルプロセッサのオペレーシ ョン方法の説明図、第46図乃至第48図はパーソナルコン ピュータとして用いられるイメージプロセッサの説明 図、第49乃至52図はリモート及びローカルベースによる 画像システムの使用形態を示すブロック図、第53図は画 像システムの機能ブロック図、第54図は「1」計数回路

マトリクスの論理回路図、第55図は最小規模化した「1」計数回路の論理図、第56図は「1」計数回路の応用形態の一例の説明図、第57図は転送プロセッサのブロック図第58図はVRAMと共に使用する状態を示すパラレルプロセッサのブロック図、第59図乃至第64図は色々なオペレーションモード間の関係を示す説明図である。10……メモリ、11……転送メエリ

11……転送メモリ、

12……マスタープロセッサ、

13……データキヤッシュ、

14……命令キヤッシュ、

15……外部メモリ、

20……クロスパスイッチマトリクス、

40……通信パス、

100~103……パラレルプロセッサ、

170……フレームコントローラ、

401~403……スリーステートパッファ、

2101~2104……レジスタ及びゲート、

2504~2506……加算器セル、

2507, 2508……マルチプレクサ、

4900……イメージシステムプロセッサ及びメモリ、

4901……モデム、

* 4902……制御コンソール、

4903……ディスプレイ、

4904……データ収集装置、

4905……コントローラエンジン、

4906……CCDユニット、

4907……光学系、

4909……プリントエレメント、

5000……イメージシステムプロセッサ、

5001……光りディスク、

10 5002……ハードディスクドライブ、

5003.....VRAM

5004……CCDユニット、

5007 ……統計学的記録維持、

5008……ラッチ、

5009……制御対象機構、

5010……出力ディスプレイ、

5101……イメージシステムプロセッサ、

5102……メモリ、


5103……カメラ、

20 5104……フラットパネルディスプレイ、

5105.....CCD


* 5424……マトリクス。


【第1図】




【第34図】











【第47図】


			科如	2 - k
0	0	0	1	0

【第4図】







【第11図】



【第24図】




【第12図】




【第13図】


KIND OF - A - -




【第14図】




【第15図】




【第16図】



【第46図】




【第17図】




【第42図】

D — K	- (神母	女孫なしの場	会)	n a resig		
		ソース・デ	' - 9	3210	メモリ)	
			0000h = 0004h =	DCBA HGFE	, . , ,	
			先 行 =		レジステ)	-
		16 - ピット			32 - ピット	
<u>.02.</u>	ACD.	p - k	REG E	_OPADD	E - F	REC @
TDN TD	0000h G002h	0 0 B A	0 0 B A	LD 0000h LDU 0004h	D C B A	D C B A D C B A
ron ro	0001h 0003h	0 0 C -	? ? ? B 0 0 C B	LD 0001h LDU 0005h	- D C B	? D C B
ron ro	0002h 0004h	0 0 0 C	0 0 D C	LD 0002h LDU 0006h	DC FE	? ? D C F E D C
rdn rd	0003h 0005h	0 0 E -	? ? ? D O O E D	LD 0003h LDU 0007h	D GFE-	???D GFE0

【第18図】




【第19図】



【第20図】 PRE PRE 126406 16406 DOMANNA MANAGEMENT AND A PARTY OF THE PARTY PRE PRE 20,02 20,01 20,02 2 0000 1 00,02 PRE PRE 5 × 4 S YFVXV CHANCE CONTRACTOR CONT PRE 踞 のではなファイスの対象とよりは NAX のではない A Manager A Manage PP1 to 5 NS T F V X PPZ O S XS 7 F V Z P13 の 11 L2 アドレス及び独自点の PP3 のグランチッド PP2 の 11 LS 7ドレス及び部部等 PP2 @ 32 7-9 PP2 のグランチゥド PP3 0 32 7 - 9 195 8 5 5 7 7 7 9P2 0 17 7 7 7 7 PP2 0 2 4 2 1 2 23 りりと メインベス PPB x 4 %. ĸ ĭ







【第27図】

0	1	2	3	4	5	6	7
>07FF	>OFFF	>17FF	>1FFF	>27FF	>2FFF	>37FF	>3FFF
			>1940				
PIXELS	PIXELS	PIXELS	>193F	>213F	PIXELS	PIXELS	PIXELS
54	64	64	>1900	>2100	64	64	64
>0000	>0800	>1000	>1800	>2000	>2800	>3000	>3800


【第51図】




【第22図】




【第23図】




【第25図】




【第29図】







【第30図】




【第31図】




【第32図】




【第33図】



【第45図】







ios - チャッシューミス

Ana・アドレス・ニュットのマスター・フェーズがなく。レジ

スター住正なし

Esb - クロスパー・スイッテ・アクセス反应。 メモリに元金に 忍恨する。 テンボラリー・ラッチに充金にロードする。 ダータ・ユニット・オペンーレッンのマスター・フェー

les・データ・ユニットのマスター・フェーズなし


Frq - 77 かるのチャッシューミス・アクノリッジ持ち

foc - 17 からの 76 及びセグメント計学程蔵

jop - サブセグメントのプレゼント・グラグを持ってセット

111 - 先行ンジスターにテンポラター・テッテのテータを完全 に(ロードする)。 ゲータ・ムニットは ALO/RPY オペレ ーン・ンモ共行。

【第41図】



Fos - 同原状がなし、パイプがロードされていない。

Ans - アリンス・ユニットにマスター・フェーズなし、アリン


Esb - クロスパー・スイッテ・アタセス 観念、 記念にメモリに 記載し、ナンボテリー・テッチに完全にロードする。 データ・ユムット・オペレーションのマステー・フェーズ

Eas· アーテ・ユム・トのマステー・フェーズにし

Eit - 先行レジスタにテングラリー・ラッテのデータを充金に (ローとする)。

ゲーク・エニットは ALU/XFY オペレーシャンを実行





Jet - ダローパロ・パス、ローカル・パス氏質合数性。

for・フェッチ上にマスター・フェーズなし。

fi - グローベル・バス上に経役的性、ローカル・バスを改良

E (0- FT 6), 7-7-03-18 115/877 #4

las - ナテレス・ユエットにマステー・フェーズにし、 ファレス・レジステーが住宅されていない。

【第43図】

紀位

		ソース・ゲー	?	=	0 C B	A ()	(ジスタ)	
		先	日チータ	=	321	0	メモリ)	
				=	3 3 3 5 3 5		82 - ۲ > F	
OP.	ADD.	26 - ビット	0000h 0004h		OP.	ADD.	起链	SEC EF
ST	0000h	0 0 B A	??BA		ST	0000h	DCBA	D C B A
STU	0002h		3 3 3 3 3 3 8 8 3 3 3 3		STU	0004h		DCBA
ST	0001h	A-	? ? A ? ? ? ? ?		ST	0001h	C B A -	3 3 3 3 5 C B A 3
STU	0003h	- B - -	? B A ? ? ? ? ?		STU	0005h	D	3 3 3 D
ST	0002h	- A	? A ? ? ? ? ? ?		ST	0002h	8 A	B A ? ? ? ? ? ?
STU	0004h	8	B A ? ? ? ? ? ?		STU	0006h	D C	3 5 0 C
ST	0003h	A	A ? ? ? ? ? ? ?		ST	0003h	A	A??? ????
STU	0005h	B	A ? ? ? ? ? ? B		STU	0007h	- D C B	A ? ? ? ? D C B

【第37図】


;	F	A F	E A Fsa	E A Fer	E # Fsa	E A Fen	E A F	Ε A	Ε	
:	pc+1		pc+1	pc=ea lc<>1 pc:=sa lc:=lc-1 cld:=mld	pc+1	pc=e0 lc=1 pc+1 kc:=lr cld:=cld-1	pc+1			

Faq - ループのスタート・アドレス。 PC は正常にインクリメント。

Fer - エンド・アドレス。 ループをリピートせよ。 ループ・カ クンターが1でない。 PC にスタート・アドレスをロー ドせよ

Fen - エンド・アドレス、ループ反復なし。ループ・カウンターが1である。 PC は正常にインクリメント。

【第38図】



200 - 167 E PC + 1 @ 2 Y - Q 2.

た にブランチ・フドンスをロードせん

EOF - コールルらば REI モブッシュせた

(for ores and we want to set a base)


まれ・ 近瓜スロットしの99フェッチ

f41 - 11 12 x m + 1 2 0 0 0 7 . . . f


Fig - ブランナ・アドレスからのフェッナの会

· - 245 88 8 8 9 7 9 1


【第39図】



【第53図】



【第40図】



Fid ・ アイドル化合品フェッチされた。

foe - 身分フェッナ上にマスター・フェーズなし。

vassanme-kattion"

100 - サマフェリナエにマスター・フェーズにし、

アドレス・レジスクが存正されていない。

Esb - タロスパー・スイッナのアタセス発生。完全にメモリに 発はし、ナンボラリー・ラッチに見会にロードする。 データ・エニット・オペレーケーンのマスター・ソーニ

がイルもむている。

Bas・デーク・ルニットにマスター・フェーズなし、

let - 間り込み良金

ELL - 元行レジスタにテンポッリー・タッチのデータを完全に (ロードする)。

For - Q @ 4 4.

(PC & 6 BET ~ PC ~ O ~ P > W + 7 = # F)

Aer ・別り込みペクトル・フドレスを計算せる。

ter - PC & RET # 3 8 - 4 4.

取り込みベクトルを 30 にフェッチせん

ior - 見日今会。(Sk モブ・シュせよ)

Ast・スタック・ブッシュ・フドレスを計算せる。

fes - 2296. (St 47 - 9 - 42)

iss・スクック・ブッシュ・アドレスを計算せる。

ロ・スクック上に 32 セブックュセム。

SE O S.I RU CLE E . F C . T T L.


Fia - 割り込みルーナンの母詞の命令。


3 - \$2 ボブェシュられる主で周囲、割り込む及びルーピング ほディスエーブル状態に及たれる。割り込みルーテンの 見回の2つのの介はどもらも 1CE であってはならない。

【第44図】


络和加尔	<u></u> ф 大	透明度
ADDM DO, D1, D2 MRGM D2, D3, D2	SUBM DO, D1, D2 MRGM DO, D1, D2	CMPM DO, D1 MRGM DO, D2, D3
00 = 89 23 CD 67 +D1 = 01 AB 45 EF	D0 = 89 23 CD 67 -D1 = 01 AB 45 EF	00 = 89 23 CD 67 (-)D1 = 23 23 23 23
D2: = 8A CE 12 56 MFLAGS: = ?? ?? ?? ?3	D2: = 88 67 88 67 MFLAGS: = ?? ?? ?? ?5	(= 66 00 8A 44) MFLAGS: = ?? ?? ?? ?4
02 = 8A CE 12 56 D3 = FF FF FF	DO = B9 23 CD 67 D1 = 01 AB 45 EF	DO = 89 23 CD 67 D2 = 87 65 43 21
D2: = 8A CE FF FF	02: = 89 AB CD EF	03: = 89 65 CD 67
色游瓷	色圧和	#4 F . = Y -
上D *AD, MFLAGS MRGM DO, D1, D2	CMPM DO, D1, D2 D0 = 89 23 C0 67 (-)D1 = 89 89 89 89	LD *AO, MFLAGS MRGM DO, D1, D1
LD +AD, MFLAGS	CMPM DO, D1, D2 D0 = 89 23 CD 67	LD +AO, MFLACS
LD •AD, MFLAGS MRGM DO, D1, D2	CMPM DO, D1, D2 D0 = 89 23 CD 67 (-)D1 = 89 89 89 89 (= 00 89 44 CD)	LD +AO, MFLAGS MRGM DO, D1, D1

【第50図】







【第49図】





【第52図】




【第54図】









【第57図】







【第59図】。




【第60図】




【第61図】




【第62図】



【第63図】



【第64図】



フロントページの続き

(72)発明者 カール エム グタッグ アメリカ合衆国 テキサス州 77459

ミズーリー シティー サウス サンデ

ィー コート 4015

ロバート ジェイ ゴーヴ (72)発明者

アメリカ合衆国 テキサス州 75075

プラノ スカーボロー レーン 1405

(56)参考文献 特開 昭61-288260 (JP, A)

特開 平1-232463 (JP, A)

特開 昭64-105642 (JP, A)

特開 昭62-259164 (JP, A)

特開 平1-265355 (JP, A)

(58) 調査した分野(Int. Cl., DB名)

G06F 15/173

WP I